[發明專利]改善嵌入式中高壓器件工藝兼容性及可靠性的方法在審
| 申請號： | 202310111569.4 | 申請日： | 2023-02-14 |
| 公開（公告）號： | CN116072612A | 公開（公告）日： | 2023-05-05 |
| 發明（設計）人： | 潘世友;張志剛;王奇偉 | 申請（專利權）人： | 上海華力集成電路制造有限公司 |
| 主分類號： | H01L21/8234 | 分類號： | H01L21/8234 |
| 代理公司： | 上海浦一知識產權代理有限公司 31211 | 代理人： | 劉昌榮 |
| 地址： | 201203 上海市浦*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 改善 嵌入式 高壓 器件 工藝 兼容性 可靠性 方法 | ||
1.一種改善嵌入式中高壓器件工藝兼容性及可靠性的方法，其特征在于，至少包括：
步驟一、提供襯底，在所述襯底上形成犧牲氧化層，然后形成STI以定義出有源區，所述有源區上形成有第一至三器件區；
步驟二、在所述第二器件區上形成輕摻雜源漏，之后在所述襯底上形成覆蓋所述第一至三器件區的硬掩膜層；
步驟三、在所述硬掩膜層上形成光刻膠層，光刻打開所述第二器件區上的所述光刻膠層，使得其下方的所述硬掩膜層裸露，刻蝕所述硬掩膜層使得所述第二器件區上的所述犧牲氧化層和部分所述STI裸露；
步驟四、刻蝕裸露的所述犧牲氧化層和所述STI，使得其臺階高度和形貌為預設值；
步驟五、回刻蝕裸露的所述STI和所述襯底至所需回刻蝕量；
步驟六、刻蝕調節所述第二器件區上的臺階高度和形貌并去除所述硬掩膜層；
步驟七、在所述第一、二器件區上形成第一柵氧化層，之后去除所述第一器件區上的所述第一柵氧化層；
步驟八、在所述第一器件區上形成第二柵氧化層。
2.根據權利要求1所述的改善嵌入式中高壓器件工藝兼容性及可靠性的方法，其特征在于：步驟一中的所述襯底包括塊狀半導體襯底或絕緣體上硅襯底。
3.根據權利要求1所述的改善嵌入式中高壓器件工藝兼容性及可靠性的方法，其特征在于：步驟一中的所述第一至三器件區依次為低壓、中壓、高壓器件區。
4.根據權利要求1所述的改善嵌入式中高壓器件工藝兼容性及可靠性的方法，其特征在于：步驟一中的所述犧牲氧化層的材料為二氧化硅。
5.根據權利要求1所述的改善嵌入式中高壓器件工藝兼容性及可靠性的方法，其特征在于：步驟二中的所述硬掩膜層的材料為氮化硅。
6.根據權利要求1所述的改善嵌入式中高壓器件工藝兼容性及可靠性的方法，其特征在于：步驟三中所述刻蝕的方法為干法刻蝕。
7.根據權利要求1所述的改善嵌入式中高壓器件工藝兼容性及可靠性的方法，其特征在于：步驟四中刻蝕裸露的所述犧牲氧化層和所述STI的方法包括：利用濕法刻蝕清洗的方法去除所述干法刻蝕的副產物；之后利用HF溶液刻蝕裸露的所述犧牲氧化層和所述STI，使得其臺階高度和形貌為所述預設值。
8.根據權利要求1所述的改善嵌入式中高壓器件工藝兼容性及可靠性的方法，其特征在于：步驟五中所述回刻蝕的方法為干法刻蝕。
9.根據權利要求1所述的改善嵌入式中高壓器件工藝兼容性及可靠性的方法，其特征在于：步驟六中所述刻蝕的方法為利用HF和磷酸的混合溶液刻蝕調節所述第二器件區上的臺階高度和形貌并去除所述硬掩膜層。
10.根據權利要求1所述的改善嵌入式中高壓器件工藝兼容性及可靠性的方法，其特征在于：步驟七中利用HF溶液去除所述第一器件區上的所述第一柵氧化層。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力集成電路制造有限公司，未經上海華力集成電路制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202310111569.4/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
