[發(fā)明專利]一種機載多總線信號數(shù)據(jù)的錄制回放方法

在審

• 申請?zhí)枺?/td>: 202310096530.X
• 申請日: 2023-02-10
• 公開（公告）號: CN116166600A
• 公開（公告）日: 2023-05-26
• 發(fā)明（設計）人: 李勇軍;趙鵬飛;駱明貴;李家文;王洪濤
• 申請（專利權(quán)）人: 國營蕪湖機械廠
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F13/38
• 代理公司: 北京匯信合知識產(chǎn)權(quán)代理有限公司 11335
• 代理人: 李濱

1.一種機載多總線信號數(shù)據(jù)的錄制回放方法，其特征在于：具體步驟如下：

步驟(一)研制專用的多總線接口組件模塊；

步驟(二)開發(fā)總線接口軟件和總線監(jiān)控軟件；

步驟(三)完成多總線接口組件配置；

步驟(四)多總線接口組件配置結(jié)束后，使用系統(tǒng)配套電纜完成裝置連接，并按照機上測試流程對相應系統(tǒng)進行操作，形成需要的總線通信數(shù)據(jù)，同時通過軟件操作對相應總線數(shù)據(jù)進行監(jiān)控、錄制和保存；

步驟(五)根據(jù)需要對保存的數(shù)據(jù)進行回放，通過數(shù)據(jù)回放實現(xiàn)前期的機上系統(tǒng)相應操作功能。

2.根據(jù)權(quán)利要求1所述的一種機載多總線信號數(shù)據(jù)的錄制回放方法，其特征在于：步驟(一)中多總線接口組件模塊包括CPU、通過并行總線與所述CPU連接的FLASH、FPGA、429總線接口芯片及電平轉(zhuǎn)換芯片、通過UART與所述CPU、FPGA連接的RS232接口芯片、通過并行總線與所述電平轉(zhuǎn)換芯片連接的1553B總線協(xié)議芯片、與所述FPGA連接的422總線接口芯片、電源芯片。

3.根據(jù)權(quán)利要求2所述的一種機載多總線信號數(shù)據(jù)的錄制回放方法，其特征在于：所述CPU用于對FLASH、總線芯片、FPGA的控制和數(shù)據(jù)處理，所述FLASH用于程序存儲和數(shù)據(jù)存儲，所述FPGA用于實現(xiàn)對總線芯片的控制邏輯和離散信號處理。

4.根據(jù)權(quán)利要求2所述的一種機載多總線信號數(shù)據(jù)的錄制回放方法，其特征在于：所述1553B總線協(xié)議芯片用于完成1553B的控制器、終端、監(jiān)視三種模式下所有協(xié)議通信。

5.根據(jù)權(quán)利要求2所述的一種機載多總線信號數(shù)據(jù)的錄制回放方法，其特征在于：所述429總線接口芯片用于完成429總線的接收和發(fā)送。

6.根據(jù)權(quán)利要求5所述的一種機載多總線信號數(shù)據(jù)的錄制回放方法，其特征在于：所述429總線接口芯片通過所述CPU控制產(chǎn)生100K、48K、12.5K三種429總線速率。

7.根據(jù)權(quán)利要求2所述的一種機載多總線信號數(shù)據(jù)的錄制回放方法，其特征在于：所述422總線接口芯片完成422總線的差分信號與異步串行數(shù)據(jù)的轉(zhuǎn)換。

8.根據(jù)權(quán)利要求2所述的一種機載多總線信號數(shù)據(jù)的錄制回放方法，其特征在于：步驟(二)中總線接口軟件包括1553總線接口軟件、422總線接口軟件、232總線接口軟件，三個總線接口軟件均為嵌入式軟件，基于嵌入式實時操作系統(tǒng)μC/OSII，采用標準C語言開發(fā)，所述1553總線接口軟件運行于所述1553B總線協(xié)議芯片中，所述422總線接口軟件運行于所述422總線接口芯片中，所述232總線接口軟件運行于所述RS232接口芯片中。

9.根據(jù)權(quán)利要求8所述的一種機載多總線信號數(shù)據(jù)的錄制回放方法，其特征在于：步驟(二)中總線監(jiān)控軟件采用C++Builder開發(fā)，總線監(jiān)控軟件通過異步串行方式與所述1553總線接口軟件、422總線接口軟件、232總線接口軟件進行SLIP協(xié)議交互。

10.根據(jù)權(quán)利要求1所述的一種機載多總線信號數(shù)據(jù)的錄制回放方法，其特征在于：步驟(三)中多總線接口組件配置具體為：芯片選擇：1；矢量字周期：5；模式修改：BC；矢量字方式：啟動；矢量字地址：SA31；矢量字通道：B；自動矢量字：RT4。