[發明專利]一種過溫保護電路

有效

• 申請號: 202310085351.6
• 申請日: 2023-02-09
• 公開（公告）號: CN116093887B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: 毛洪衛;趙顯西;勇智強;劉松松
• 申請（專利權）人: 北京伽略電子股份有限公司
• 主分類號: H02H5/04
• 分類號: H02H5/04
• 代理公司: 工業和信息化部電子專利中心 11010
• 代理人: 袁鴻

1.一種過溫保護電路，其特征在于，包括：

分壓電路，在參考電壓與地之間設置分壓電阻，用以基于分壓電阻連接至傳輸門；

傳輸門，包括第一NMOS管N1、第一PMOS管P1、第一反相器INV1，其中：

所述第一NMOS管N1的源極與第一PMOS管P1的源極相連，并連接至所述分壓電路的第一引出端；

所述第一NMOS管N1的漏極與第一PMOS管P1的漏極連接，并連接至所述分壓電路的第二引出端；

所述第一NMOS管N1的柵極連接至第一反相器INV1的輸入端，第一反相器INV1輸出端接到第一PMOS管P1的柵極；

偏置電路，基于多組PMOS管為比較器電路提供偏置電流；

比較器電路，包括第一NPN管Q1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第二NPN管Q2，其中：

所述第一NPN管Q1，其基極連接所述第一NMOS管N1的漏極，發射極接地，集電極接入偏置電流；

所述第二NMOS管N2、所述第三NMOS管N3以及所述第四NMOS管N4，源極接地，漏極接偏置電流；

所述第二NMOS管N2的柵極連接所述第一NPN管Q1的集電極；

所述第三NMOS管N3的柵極連接至所述第二NMOS管N2的漏極；

所述第四NMOS管N4的柵極連接至所述第三NMOS管N3的漏極；

所述第二NPN管Q2，其基極與其集電極、所述第四NMOS管N4的柵極連接，其發射極通過電阻R6和電容C1的串聯接地，其發射極連接至所述第二NMOS管N2的柵極；

所述偏置電路包括第四PMOS管P4至第十三PMOS管P13，其中：

第四PMOS管P4至第八PMOS管P8的源極均與VDD相連；

所述第四PMOS管P4的柵極與漏極短接；

所述第五PMOS管P5至第八PMOS管P8的柵極均連接至所述第四PMOS管P4的柵極；

所述第四PMOS管P4的漏極與第十三PMOS管P13的源極相連接，所述第五PMOS管P5的漏極與第十二PMOS管P12的源極相連接；

第六PMOS管P6的漏極與第十一PMOS管P11的源極相連接；

第七PMOS管P7的漏極與第十PMOS管P10的源極相連接；

第八PMOS管P8的漏極與第九PMOS管P9的源極相連接；

第十三PMOS管P13的柵極與漏極短接；

第九PMOS管P9至第十二PMOS管P12的柵極與第十三PMOS管P13的柵極連接；

還包括第二反相器INV2、第三反相器INV3；

所述第二反相器INV2與所述第三反相器INV3串聯；

所述第三反相器INV3的輸入端連接至所述第四NMOS管N4的漏極；

所述第二反相器INV2的輸出端連接至所述第一反相器INV1的輸入端。

2.如權利要求1所述的過溫保護電路，其特征在于，還包括第二PMOS管P2、第三PMOS管P3；

所述第二PMOS管P2，其柵極接入信號端，其漏極連接至所述第一NMOS管N1的漏極，其源極連接至所述第三PMOS管P3的漏極；

所述第三PMOS管P3，其柵極連接至所述第四PMOS管P4的漏極，其源極連接至VDD。

3.如權利要求1所述的過溫保護電路，其特征在于，還包括第四反相器INV4，所述第四反相器INV4的輸出端作為所述信號端；

所述第四反相器INV4的輸入端作為控制端。

4.如權利要求1所述的過溫保護電路，其特征在于，所述分壓電路，包括第一電阻R1至第五電阻R5，其中所述第一電阻R1至第五電阻R5串聯；

所述第一電阻R1的另一端連接VREF；

第五電阻R5的另一端接地；

第二電阻R2與第三電阻R3中間作為所述分壓電路的第一引出端；

第三電阻R3與第四電阻R4中間作為所述分壓電路的第二引出端。

5.一種電子設備，其特征在于，包括如權利要求1-4任一項所述的過溫保護電路。