[發明專利]一種CXL內存模組及內存存儲系統

在審

• 申請號: 202310058375.2
• 申請日: 2023-01-19
• 公開（公告）號: CN115982078A
• 公開（公告）日: 2023-04-18
• 發明（設計）人: 戴瑾
• 申請（專利權）人: 北京超弦存儲器研究院
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42;G06F15/163
• 代理公司: 北京安信方達知識產權代理有限公司 11262
• 代理人: 吳鳳凰;龍洪

本公開實施例公開了一種CXL內存模組及內存存儲系統，CXL內存模組，用于對計算機進行內存擴充，CXL內存模組可以包括控制器芯片和至少一組DRAM芯片；控制器芯片與每一組DRAM芯片之間使用串行接口進行連接。本公開實施例提供的CXL內存模組及內存存儲系統，CXL內存模組的控制器芯片和DRAM芯片之間使用串行接口進行連接，可以提供更高的傳輸速度。

技術領域

本公開涉及但不僅限于存儲技術，尤指一種CXL內存模組及內存存儲系統。

背景技術

CXL是一種新的基于PCIe物理層的內存接口協議，CXL協議使得可以用CXL內存模組對計算機進行內存擴充。

CXL內存模組是由一個CXL控制器芯片，和一組DRAM芯片或者DIMM條使用DDR協議連接。目前DRAM和CPU的接口，使用的是DDR協議。隨著傳輸速度的要求越來越高，DDR協議已經無法滿足。

發明內容

本公開實施例提供了一種CXL內存模組，用于對計算機進行內存擴充，其包括控制器芯片和至少一組DRAM芯片；

所述控制器芯片與每一組DRAM芯片之間使用串行接口進行連接。

本公開實施例還提供了一種內存存儲系統包括主機和任一實施例所述的CXL內存模組；所述主機與所述的CXL內存模組中的CXL接口連接。

本公開至少一個實施例提供的CXL內存模組及內存存儲系統，與現有技術相比，具有以下有益效果：CXL內存模組的控制器芯片和DRAM芯片之間使用串行接口進行連接，相較于現有方案中控制器芯片和DRAM芯片之間使用DDR協議連接，可以提供更高的傳輸速度。

本公開的其它特征和優點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本公開而了解。本公開的其他優點可通過在說明書以及附圖中所描述的方案來實現和獲得。

附圖說明

附圖用來提供對本公開技術方案的理解，并且構成說明書的一部分，與本公開的實施例一起用于解釋本公開的技術方案，并不構成對本公開技術方案的限制。

圖1為本公開一示例實施例提供的CXL內存模組的結構框圖；

圖2為本公開另一示例實施例提供的CXL內存模組的結構框圖；

圖3為本公開一示例實施例提供的內存存儲系統的結構框圖。

具體實施方式

本公開描述了多個實施例，但是該描述是示例性的，而不是限制性的，并且對于本領域的普通技術人員來說顯而易見的是，在本公開所描述的實施例包含的范圍內可以有更多的實施例和實現方案。盡管在附圖中示出了許多可能的特征組合，并在具體實施方式中進行了討論，但是所公開的特征的許多其它組合方式也是可能的。除非特意加以限制的情況以外，任何實施例的任何特征或元件可以與任何其它實施例中的任何其他特征或元件結合使用，或可以替代任何其它實施例中的任何其他特征或元件。

本公開包括并設想了與本領域普通技術人員已知的特征和元件的組合。本公開已經公開的實施例、特征和元件也可以與任何常規特征或元件組合，以形成由權利要求限定的獨特的發明方案。任何實施例的任何特征或元件也可以與來自其它發明方案的特征或元件組合，以形成另一個由權利要求限定的獨特的發明方案。因此，應當理解，在本公開中示出和/或討論的任何特征可以單獨地或以任何適當的組合來實現。因此，除了根據所附權利要求及其等同替換所做的限制以外，實施例不受其它限制。此外，可以在所附權利要求的保護范圍內進行各種修改和改變。