[發明專利]用于制造半導體器件的再生基準的方法和系統

在審

• 申請號: 202310057047.0
• 申請日: 2023-01-17
• 公開（公告）號: CN116469821A
• 公開（公告）日: 2023-07-21
• 發明（設計）人: 卡提克·蘇雷什·阿魯拉蘭;汪劍鋒;莎琳·威爾遜;馬克·柯蒂斯;蘇巴什·斯里尼瓦·皮達帕蒂;克利福德·德勞利
• 申請（專利權）人: 新時代電力系統有限公司
• 主分類號: H01L21/68
• 分類號: H01L21/68;H01L21/02;C30B29/40;C30B25/04;C30B25/20
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 易皎鶴

1.一種形成再生長基準的方法，所述方法包括：

提供具有器件區和對準標記區的III-V族化合物襯底，其中所述III-V族化合物襯底由處理表面表征；

形成硬掩模層，所述硬掩模層具有在所述器件區中的第一組開口和在所述對準標記區中的第二組開口，所述第一組開口暴露所述III-V族化合物襯底的所述處理表面的第一表面部分，所述第二組開口暴露所述III-V族化合物襯底的所述處理表面的第二表面部分；

使用作為掩模的硬掩模層來蝕刻所述III-V族化合物襯底的所述第一表面部分和所述第二表面部分，以形成多個溝槽；以及

在所述溝槽中外延再生長半導體層，以在所述對準標記區中在所述III-V族化合物襯底的所述處理表面上方形成延伸到預定高度的再生長基準。

2.根據權利要求1所述的方法，其中，所述III-V族化合物襯底包括GaN襯底和多個外延III-V族層。

3.根據權利要求1所述的方法，其中，所述溝槽各自具有約0.8μm的深度。

4.根據權利要求1所述的方法，其中，所述器件區中的溝槽各自具有約2μm的寬度。

5.根據權利要求1所述的方法，其中，所述再生長基準的寬度在0.1μm至1μm之間，并且所述再生長基準的間距在0.2μm至1.2μm之間。

6.根據權利要求5所述的方法，其中，所述寬度在0.4μm至0.6μm之間，并且所述間距在0.5μm至1.2μm之間。

7.根據權利要求1所述的方法，其中，所述器件區中的溝槽由第一間距表征，并且所述再生長基準由小于所述第一間距的第二間距表征。

8.根據權利要求1所述的方法，其中，所述對準標記區中的再生長基準組形成對準標記。

9.根據權利要求1所述的方法，其中，所述再生長基準是細長的，并且所述再生長基準的長度平行于所述III-V族化合物襯底的m面。

10.根據權利要求1所述的方法，其中，所述第一組開口包括彼此平行布置的細長開口陣列，所述細長開口陣列被配置用于形成多個半導體鰭片。

11.根據權利要求10所述的方法，其中，所述細長開口各自具有在約0.2μm至約0.3μm范圍內的寬度，在約10μm至約1000μm范圍內的長度，并且兩個相鄰細長開口之間的間距在約1.9μm至約10μm的范圍內。

12.根據權利要求1所述的方法，其中，所述III-V族化合物襯底包括n-GaN外延層，并且所述半導體層包括p-GaN外延層。

13.根據權利要求1所述的方法，其中，外延再生長所述半導體層在所述對準標記區中是自限制的。

14.一種半導體器件，包括：

III-V族化合物襯底，其包括器件區和對準標記區，所述對準標記區包括多個基準溝槽；

在所述器件區中的多個電子器件；和

在所述對準標記區中的多個再生長基準，其中所述多個再生長基準中的每一者設置在所述多個基準溝槽中的一者中。

15.根據權利要求14所述的半導體器件，其中，所述多個再生長基準中的每一者包括在所述III-V族化合物襯底的表面上方延伸的突起部分。

16.根據權利要求15所述的半導體器件，其中，所述突起部分具有等腰三角形或梯形的形狀，其中在截面視圖中，所述等腰三角形或梯形具有與所述III-V族化合物襯底的表面大致平齊的底部。