[發(fā)明專利]基于FPGA的數(shù)字圖像椒鹽噪聲處理系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202310048860.1
• 申請日: 2023-02-01
• 公開（公告）號: CN116112616A
• 公開（公告）日: 2023-05-12
• 發(fā)明（設(shè)計）人: 張岱南;鄒嘉瑋;黃枝秀;劉成;文天龍;廖宇龍;向全軍;張懷武
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: H04N5/213
• 分類號: H04N5/213;H04N25/76;H04N5/765
• 代理公司: 電子科技大學(xué)專利中心 51203
• 代理人: 閆樹平

本發(fā)明屬于噪聲處理技術(shù)領(lǐng)域，尤其涉及一種基于FPGA的數(shù)字圖像椒鹽噪聲處理系統(tǒng)。包括了CMOS視頻圖像接口模塊、中值濾波算法模塊、DDR讀寫控制模塊以及VGA接口顯示模塊。本發(fā)明對現(xiàn)有技術(shù)中常見的軟件算法進(jìn)行硬件化改進(jìn)移植。由于本發(fā)明的數(shù)字圖像椒鹽噪聲處理系統(tǒng)可以直接在FPGA硬件系統(tǒng)中實現(xiàn)算法，使得對于椒鹽噪聲的處理可以擺脫對微機平臺圖像處理的依賴，同時設(shè)計中也預(yù)留了應(yīng)對不同算法需求時的存儲電路，利用FPGA的可編程靈活性還能根據(jù)不同的應(yīng)用場景對算法做出相應(yīng)的改變以適應(yīng)需求。其電路復(fù)雜度低，較易實現(xiàn)，適用于智能安防視頻監(jiān)控、機器人視覺、車載視頻目標(biāo)檢測、相機或雷達(dá)等運動目標(biāo)圖像檢測優(yōu)化等。

技術(shù)領(lǐng)域

本發(fā)明屬于噪聲處理技術(shù)領(lǐng)域，尤其涉及一種基于FPGA的數(shù)字圖像椒鹽噪聲處理系統(tǒng)。

背景技術(shù)

椒鹽噪聲又被稱為脈沖噪聲，是圖像中十分常見的一種噪聲，該噪聲是一種隨機出現(xiàn)的黑點(像素值為0)或者白點(像素值為255)，這些噪點可能是明亮區(qū)域內(nèi)的黑色像素，亦或是黑暗區(qū)域內(nèi)的白色像素。椒鹽噪聲產(chǎn)生的原因有很多，最為常見的是圖像傳感器、傳輸信道和解碼處理等受到突如其來的強烈脈沖干擾而產(chǎn)生。

椒鹽噪聲會對圖像處理造成許多困難，直接影響到圖像分割、圖像識別和特征提取等多個方面。因此，對于實時圖像的采集必須做噪聲濾波或平滑化處理，使圖像更為清晰，視覺效果更好，同時保留圖像的關(guān)鍵特征，如圖像邊緣及輪廓等重要信息。

中值濾波器是目前為止圖像處理中最有用的統(tǒng)計排序濾波器，其響應(yīng)基于濾波器所包含區(qū)域內(nèi)的像素的排序。圖像的平滑化處理是將中心像素的像素值替換為排序結(jié)果響應(yīng)值來實現(xiàn)的。中值濾波器對隨機噪聲尤其是椒鹽噪聲具有十分優(yōu)秀的降噪能力，相較于類似大小的線性平滑濾波器，其對圖像的模糊影響更小。因此，中值濾波算法是更適合、更有效的椒鹽噪聲處理算法。

以3×3的中值濾波器為例，其響應(yīng)可用公式(1)表達(dá)為：

R=median{z_k|,k=1,2,3…,9}????(1)

公式(1)中，R為響應(yīng)，median為計算濾波器所包含區(qū)域內(nèi)像素的中值，Z_k為3×3像素陣列的像素值。

要獲得像素陣列的中值，首先要將像素值按大小排序，然后根據(jù)有序的數(shù)值序列尋找中間值。中值濾波排序的過程有許多成熟的算法，例如冒泡法排序、二分法排序等，然而這些算法大多基于微機平臺，屬于軟件算法，通過MATLAB等軟件實現(xiàn)，適合硬件平臺的排序算法甚少。因此，設(shè)計一種基于硬件平臺的數(shù)字圖像椒鹽噪聲處理系統(tǒng)是十分有意義且必要的。

發(fā)明內(nèi)容

本發(fā)明的第一目的在于提供一種基于FPGA的數(shù)字圖像椒鹽噪聲處理系統(tǒng),以解決現(xiàn)階段圖像處理算法大多基于微機平臺，而適合于硬件平臺的算法少之又少的技術(shù)問題。

為實現(xiàn)上述技術(shù)目的，本發(fā)明采用如下技術(shù)方案：

一種基于FPGA的數(shù)字圖像椒鹽噪聲處理系統(tǒng)，包括CMOS視頻圖像接口模塊、中值濾波算法模塊、DDR讀寫控制模塊以及VGA接口顯示模塊；

所述CMOS視頻圖像接口模塊連接外部CMOS攝像頭，用于接收原始圖像數(shù)據(jù)；

所述中值濾波算法模塊連接CMOS視頻圖像接口模塊，用于接收CMOS視頻圖像接口模塊提供的原始圖像數(shù)據(jù)和輸入時鐘信號，并對其進(jìn)行處理得到濾波去噪后的圖像數(shù)據(jù)；

DDR讀寫控制模塊連接中值濾波算法模塊，用于接收中值濾波算法模塊提供的濾波去噪后的圖像數(shù)據(jù)，并將其寫入DDR3?DRAM內(nèi)存中進(jìn)行緩存；

所述VGA接口顯示模塊連接DDR讀寫控制模塊，用于接收DDR讀寫控制模塊提供的濾波去噪后的圖像數(shù)據(jù)，并發(fā)送至VGA顯示屏進(jìn)行顯示。