[發明專利]肖特基二極管及制作方法，以及電子設備及制作方法

在審

• 申請號: 202310046958.3
• 申請日: 2023-01-31
• 公開（公告）號: CN116072705A
• 公開（公告）日: 2023-05-05
• 發明（設計）人: 王瑩;歐新華;袁瓊;陳敏;符志崗;孫春明;李艷旭
• 申請（專利權）人: 上海芯導電子科技股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/872;H01L21/329
• 代理公司: 上海慧晗知識產權代理事務所(普通合伙) 31343
• 代理人: 周冬文;曹娜

本發明提供了一種肖特基二極管，包括：肖特基二極管結構，該結構具體包括：襯底、外延層以及若干柵極溝槽；N+型離子注入區與第一勢壘層；N+型離子注入區形成于遠離若干柵極溝槽一側的外延層中；第一勢壘層形成于N+型離子注入區的表層中；層間介質層，覆蓋外延層的表面，且暴露出若干柵極溝槽、若干柵極溝槽之間的外延層以及N+型離子注入區；第一金屬層與鈍化層，第一金屬層形成于第一勢壘層的頂端；鈍化層包裹第一金屬層，且暴露出部分第一金屬層的表面；第一焊盤，形成于第一金屬層暴露出來的表面上。該技術方案解決了由于傳統打線工藝造成的對芯片有效面積的限制的技術問題。進而實現了降低肖特基二極管的壓降和提高過電流能力的技術效果。

技術領域

本發明涉及半導體領域半導體領域，尤其涉及一種肖特基二極管及制作方法，以及電子設備及制作方法。

背景技術

肖特基二極管是一種利用金屬與半導體接觸形成的肖特基勢壘原理制成的具有單向導通性的器件。它是一種單載流子導通器件，因此具有極短的導通恢復時間。由于其快速的開關速度和極低的開關損耗，被廣泛應用于開關電源等電路。TMBS利用電荷耦合作用使肖特基的表面電場降低，因此相較于常規平面肖特基產品能更好的平衡反向漏電流和正向壓降，具有更優的正向導通和反向阻斷特性。目前市場上的肖特基產品多為縱向設計，封裝上采用傳統的打線工藝。但是，傳統的打線工藝會限制芯片的尺寸，在同等封裝尺寸下難以進一步增大芯片的有效尺寸，進而無法做到更低的壓降和更高的過電流能力。

因而，研發一種新型的肖特基結構與制作工藝，以提高同等封裝尺寸下芯片有效設計面積，成為本領域技術人員亟待要解決的技術重點。

發明內容

本發明提供一種肖特基二極管及制作方法，以及電子設備及制作方法，以解決由于傳統打線工藝造成的對芯片有效面積的限制的的問題。

根據本發明的第一方面，提供了一種肖特基二極管，包括：

肖特基二極管結構，所述肖特基二極管結構包括：襯底、外延層以及若干柵極溝槽；所述外延層形成于所述襯底上；所述若干柵極溝槽形成于所述外延層中；

N+型離子注入區與第一勢壘層；所述N+型離子注入區形成于遠離所述若干柵極溝槽一側的所述外延層中；所述第一勢壘層形成于所述N+型離子注入區的表層中；

層間介質層，覆蓋所述外延層的表面，且暴露出所述若干柵極溝槽、所述若干柵極溝槽之間的所述外延層以及所述N+型離子注入區；

第一金屬層與鈍化層，所述第一金屬層形成于所述第一勢壘層的頂端；所述鈍化層包裹所述第一金屬層，且暴露出部分所述第一金屬層的表面；

第一焊盤，形成于所述第一金屬層暴露出來的表面上。

可選的，所述肖特基二極管結構還包括：

場氧層，形成于所述若干柵極溝槽的內壁上；

若干柵極，分別填充于所述若干柵極溝槽中；

第二勢壘層，形成于所述若干柵極溝槽之間的所述外延層的表層。

可選的，所述肖特基二極管還包括：

第二金屬層，覆蓋所述第二勢壘層與所述柵極的頂端；

其中，所述鈍化層還包裹所述第二金屬層，且暴露出部分所述第二金屬層的表面；

第二焊盤，形成于所述第二金屬層暴露出來的表面上。

根據本發明的第二方面，提供了一種肖特基二極管的制作方法，用于制作本發明第一方面的任一項所述的肖特基二極管，包括：