[發明專利]一種電源電路的優化效率方法

在審

• 申請號: 202310044252.3
• 申請日: 2023-01-30
• 公開（公告）號: CN116054568A
• 公開（公告）日: 2023-05-02
• 發明（設計）人: 徐凱;諸旭日
• 申請（專利權）人: 寧波巒石電子有限公司
• 主分類號: H02M3/156
• 分類號: H02M3/156;H02M1/00;H02M1/42;H02M1/14
• 代理公司: 成都華復知識產權代理有限公司 51298
• 代理人: 余鵬

本發明公開了一種電源電路的優化效率方法，包括如下步驟：S1、對升壓跟隨器Boost?Follower進行優化；S2、控制回路補償；S3、對功率電路PCB進行優化；S4、對控制電路PCB進行優化；S5、對變壓器進行優化；S6、對BUCK電路中的BUCK電感進行優化；S7、采用PFC型轉換器進行優化，本發明通過對升壓跟隨器、控制回路補償、功率電路PCB、控制電路PCB、變壓器、BUCK電感以及PFC型轉換器的優化，選用合適的導線，且走線更加合理，對變壓器的磁芯、線圈的繞法以及線圈的圈數進行限定，并且選用合適的電感，減少開關損耗、銅損和電阻損耗，進而達到電源電路的效率優化，延長了電源的使用壽命。

技術領域

本發明涉及電源電路技術領域，具體為一種電源電路的優化效率方法。

背景技術

電源電路是指提供給用電設備電力供應的電源部分的電路設計，常見的電源電路有交流電源電路、直流電源電路等，對于一個功放來說，其電源部分非常重要，專業功放的電源電路的容量往往是根據放大器的實際消耗，再加足夠的富裕量，因此比同樣標稱功率的普通功放的容量大得多，因此電源電路可以從一個側面反映出整個功放的好壞。

申請號為CN200410079164.4的專利公開了優化DC-DC轉換器中電源效率的方法和電路，接通延遲控制結構(30)包括連接到同步DC-DC轉換器(10)中開關節點(13)的檢測FET設備(31)。所述DC-DC轉換器包括高側開關(11)和低側開關(12)。所述檢測FET設備(31)檢測所述低側開關(12)的體二極管(18)中的電流導通。連接到所述檢測FET(31)的電流檢測/比較器電路(32)檢測電流導通中的改變。延遲電路(33)和連接到所述電流檢測/比較器電路(32)的時鐘/邏輯電路(32)預測和調節在高側開關(11)和低側開關(12)之間轉換中的延遲時間。

上述方案對于電源效率的有優化著重于對電路的優化，該優化方式的效果不太明顯，屬于治標不治本，若想實現對電源效率的進一步優化，還應該考慮對電路中器件的規格和型號等，從根源上提高電源的優化效率。

因此我們需要提出一種電源電路的優化效率方法。

發明內容

本發明的目的在于提供一種電源電路的優化效率方法，通過對升壓跟隨器、控制回路補償、功率電路PCB、控制電路PCB、變壓器、BUCK電感以及PFC型轉換器的優化，選用合適的導線，且走線更加合理，對變壓器的磁芯、線圈的繞法以及線圈的圈數進行限定，并且選用合適的電感，減少開關損耗、銅損和電阻損耗，進而達到電源電路的效率優化，延長了電源的使用壽命，以解決上述背景技術中提出的問題。

為實現上述目的，本發明提供如下技術方案：一種電源電路的優化效率方法，包括如下步驟：

S1、對升壓跟隨器Boost?Follower進行優化；

S2、控制回路補償；

S3、對功率電路PCB進行優化；

S4、對控制電路PCB進行優化；

S5、對變壓器進行優化；

S6、對BUCK電路中的BUCK電感進行優化；

S7、采用PFC型轉換器進行優化。

優選的，在S1中，對升壓跟隨器Boost?Follower的優化包括：減小Boost電路中的電感和減少低電壓輸入時的開關損耗。

優選的，在S2中，控制回路補償的方式為：PFC采用雙環控制，即采用電壓外環+電流內環的方式進行控制，并且閉環傳遞函數的相位裕度大于45度，閉環傳遞函數的幅值裕度大于6dB。

優選的，在S3中，對功率電路PCB的優化包括：

A.減小主功率回路的面積，且選擇短粗型的主功率回路導線；