[發明專利]基于FPGA芯片的多端口數據傳輸的方法、裝置及系統

在審

• 申請號: 202310033851.5
• 申請日: 2023-01-10
• 公開（公告）號: CN116233596A
• 公開（公告）日: 2023-06-06
• 發明（設計）人: 于掌舵;常欣
• 申請（專利權）人: 珠海星云智聯科技有限公司
• 主分類號: H04N23/661
• 分類號: H04N23/661;H04L47/628;H04L101/622
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 黃禹強

1.一種基于FPGA芯片的多端口數據傳輸的方法，其特征在于，所述方法包括以下步驟：

接收目標應用程序發送的第一數據包，所述第一數據包包括至少一條報文；

判斷所述第一數據包對應的第一目標接收端的數量是否超過預設值；

若判斷為是，則進入擴展模式，所述擴展模式為增加以太端口的數據傳輸模式，在所述擴展模式中，FPGA芯片處于工作狀態；

將所述第一數據包中的至少一條報文按預設規則分配至不同的隊列；

通過所述隊列對應的以太端口，將所述第一數據包中的至少一條報文發送給對應的第一目標接收端。

2.根據權利要求1所述的方法，其特征在于，所述判斷所述第一數據包對應的第一目標接收端的數量是否超過預設值，包括以下步驟：

判斷所述第一數據包中是否存在廣播報文；

若判斷為是，則判斷預設網段中的所述第一目標接收終端的數量是否超過所述預設值。

3.根據權利要求1或2所述的方法，其特征在于，在所述通過所述隊列的以太端口，將所述第一數據包中的至少一條報文發送給對應的第一目標接收端之后，還包括以下步驟：

接收至少一個第二目標接收端發送的第一應答報文，所述第一應答報文中包括所述第二目標接收端的MAC地址和IP地址，所述第二目標接收端為能正常接收和/或發送數據的終端；

根據所述至少一個第二目標接收端的MAC地址和隊列的工作信息，生成映射表；

將所述映射表保存于所述FPGA芯片。

4.根據權利要求3所述的方法，其特征在于，在所述將所述映射表保存于所述FPGA芯片之后，還包括以下步驟：

接收所述目標應用程序發送的第二數據包，所述第二數據包包括至少一條配置報文，每個配置報文包含一個第二目標接收端的MAC地址；

根據所述映射表，將所述至少一個配置報文分配至對應的隊列；

將所述配置報文從所述隊列的以太端口發送至對應的第二目標接收端。

5.根據權利要求4所述的方法，其特征在于，在所述通過所述隊列的以太端口，將所述第一數據包中的至少一條報文發送給對應的第一目標接收端之后，還包括以下步驟：

接收所述第一目標接收終端的第二應答報文；

判斷所述第二應答報文中的MAC地址是否存在于所述映射表；

若判斷為否，則根據所述第二應答報文中的MAC地址和所述隊列的工作狀況更新所述MAC地址的表項，所述更新是指建立所述隊列與所述第二應答報文中的MAC地址的映射關系。

6.一種基于FPGA芯片的多端口數據傳輸的裝置，其特征在于，所述裝置包括：通信模塊、判斷模塊以及控制模塊；

所述通信模塊，用于接收目標應用程序發送的第一數據包，所述第一數據包包括至少一條報文；

所述判斷模塊，用于判斷所述第一數據包對應的第一目標接收端的數量是否超過預設值；

所述控制模塊，用于在所述第一目標接收端的數量大于所述預設值時，控制所述裝置進入擴展模式，所述擴展模式為增加以太端口的數據傳輸模式，在所述擴展模式中，所述裝置中的FPGA芯片處于工作狀態；

所述控制模塊，還用于將所述第一數據包中的至少一條報文按預設規則分配至不同的隊列；

所述通信模塊，還用于通過所述隊列對應的以太端口，將所述第一數據包中的至少一條報文發送給對應的第一目標接收端。

7.一種基于FPGA芯片的多端口數據傳輸的裝置，其特征在于，所述網卡包括：

處理器、存儲器和總線，所述處理器和所述存儲器通過所述總線連接，其中，所述存儲器用于存儲一組程序代碼，所述處理器用于調用所述存儲器中存儲的所述程序代碼，執行如權利要求1-5任一項所述的方法。

8.一種計算機可讀存儲介質，其特征在于，包括：

所述計算機可讀存儲介質中存儲有指令，當其在計算機上運行時，實現如權利要求1-5任一項所述的方法。