[發明專利]正負高壓電平轉換電路

有效

• 申請號: 202310028591.2
• 申請日: 2023-01-09
• 公開（公告）號: CN115913214B
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 金建明;虞豪馳
• 申請（專利權）人: 上海芯楷集成電路有限責任公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 上海一平知識產權代理有限公司 31266
• 代理人: 吳珊;成春榮

1.一種正負高壓電平轉換電路，其特征在于，包括：第一和第二PMOS晶體管、第一至第六NMOS晶體管及反相器；其中，

所述第一和第二NMOS晶體管的柵極均連接使能信號，所述第二NMOS晶體管的源極、所述第五NMOS晶體管的柵極以及所述反相器的輸入端連接正輸入信號，所述反相器的輸出端輸出負輸入信號到所述第一NMOS晶體管的源極和所述第六NMOS晶體管的柵極；所述第五NMOS晶體管的漏極連接所述第三NMOS晶體管的源極，所述第三NMOS晶體管的柵極、所述第四NMOS晶體管的漏極、所述第二NMOS晶體管的漏極、所述第二PMOS晶體管的漏極、以及所述第一PMOS晶體管的柵極相連并輸出正輸出電壓；所述第六NMOS晶體管的漏極連接所述第四NMOS晶體管的源極，所述第四NMOS晶體管的柵極、所述第三NMOS晶體管的漏極、所述第一NMOS晶體管的漏極、所述第一PMOS晶體管的漏極、以及所述第二PMOS晶體管的柵極相連并輸出負輸出電壓；所述第五和第六NMOS晶體管的源極均連接負電壓源；所述第一和第二PMOS晶體管的源極均連接正電壓源。

2.如權利要求1所述的正負高壓電平轉換電路，其特征在于，所述第一至第六NMOS晶體管的襯底均連接負電壓源，所述第一和第二PMOS晶體管的襯底均連接正電壓源，所述正輸入信號的電壓域為0至正低壓，其中所述正電壓源的電壓大于等于所述正低壓，所述負電壓源的電壓小于等于0。

3.如權利要求1所述的正負高壓電平轉換電路，其特征在于，所述負電壓源的電壓固定為0，所述正電壓源的電壓固定為正高壓，所述使能信號固定為正低壓；

當所述正輸入信號為0時，所述第二NMOS晶體管和第六NMOS晶體管導通，所述第一NMOS晶體管和第五NMOS晶體管關閉，使得所述正輸出電壓為0，所述負輸出電壓為正高壓，所述第四NMOS晶體管導通，所述第二PMOS晶體管關閉，使得所述正輸出電壓保持0；

當所述正輸入信號為正低壓時，所述第二NMOS晶體管和第六NMOS晶體管關閉，所述第一NMOS晶體管和第五NMOS晶體管導通，使得所述正輸出電壓為正高壓，所述負輸出電壓為0，所述第三NMOS晶體管導通，所述第一PMOS晶體管關閉，使得所述負輸出電壓保持0。

4.如權利要求1所述的正負高壓電平轉換電路，其特征在于，所述負電壓源的電壓固定為0，所述使能信號固定為正低壓；

所述正電壓源的電壓首先維持在正低壓；當所述正輸入信號為0時，所述第二NMOS晶體管和第六NMOS晶體管導通，所述第一NMOS晶體管和第五NMOS晶體管關閉，使得所述正輸出電壓為0，所述負輸出電壓為正低壓，所述第四NMOS晶體管導通，所述第二PMOS晶體管關閉，使得所述正輸出電壓保持0；

當所述正輸入信號為正低壓時，所述第二NMOS晶體管和第六NMOS晶體管關閉，所述第一NMOS晶體管和第五NMOS晶體管導通，使得所述正輸出電壓為正低壓，所述負輸出電壓為0，所述第三NMOS晶體管導通，所述第一PMOS晶體管關閉，使得所述負輸出電壓保持0；所述正電壓源的電壓從正低壓上升為正高壓，使得所述正輸出電壓上升為正高壓。

5.如權利要求1所述的正負高壓電平轉換電路，其特征在于，所述正電壓源的電壓固定為正低壓；

所述負電壓源的電壓首先維持在0，所述使能信號首先固定為正低壓；當所述正輸入信號為0時，所述第二NMOS晶體管和第六NMOS晶體管導通，所述第一NMOS晶體管和第五NMOS晶體管關閉，使得所述正輸出電壓為0，所述負輸出電壓為正低壓，所述第四NMOS晶體管導通，所述第二PMOS晶體管關閉，使得所述正輸出電壓保持0；

當所述正輸入信號為正低壓時，所述第二NMOS晶體管和第六NMOS晶體管關閉，所述第一NMOS晶體管和第五NMOS晶體管導通，使得所述正輸出電壓為正低壓，所述負輸出電壓為0，所述第三NMOS晶體管導通，所述第一PMOS晶體管關閉，使得所述負輸出電壓保持0；所述負電壓源的電壓從0下降為負高壓，所述使能信號隨所述負電壓源的電壓變化，使得所述負輸出電壓下降為負高壓。

6.如權利要求1所述的正負高壓電平轉換電路，其特征在于，

所述正電壓源的電壓首先維持在正低壓，所述負電壓源的電壓首先維持在0，所述使能信號首先固定為正低壓；當所述正輸入信號為0時，所述第二NMOS晶體管和第六NMOS晶體管導通，所述第一NMOS晶體管和第五NMOS晶體管關閉，使得所述正輸出電壓為0，所述負輸出電壓為正低壓，所述第四NMOS晶體管導通，所述第二PMOS晶體管關閉，使得所述正輸出電壓保持0；

當所述正輸入信號為正低壓時，所述第二NMOS晶體管和第六NMOS晶體管關閉，所述第一NMOS晶體管和第五NMOS晶體管導通，使得所述正輸出電壓為正低壓，所述負輸出電壓為0，所述第三NMOS晶體管導通，所述第一PMOS晶體管關閉，使得所述負輸出電壓保持0；所述正電壓源的電壓從正低壓上升為正高壓，使得所述正輸出電壓上升為正高壓，所述負電壓源的電壓從0下降為負高壓，所述使能信號隨所述負電壓源的電壓變化，使得所述負輸出電壓下降為負高壓。