[實(shí)用新型]基于OCT＆IVUS影像數(shù)據(jù)實(shí)時同步顯示裝置

有效

• 申請?zhí)枺?/td>: 202223569264.8
• 申請日: 2022-12-30
• 公開（公告）號: CN219105776U
• 公開（公告）日: 2023-05-30
• 發(fā)明（設(shè)計(jì)）人: 肖琳;張林濤;馮慶宇
• 申請（專利權(quán)）人: 武漢阿格斯科技有限公司
• 主分類號: G16H30/20
• 分類號: G16H30/20;G06F3/147
• 代理公司: 北京彩和律師事務(wù)所 11688
• 代理人: 劉磊

1.一種基于OCTIVUS影像數(shù)據(jù)實(shí)時同步顯示裝置，其特征在于，包括OCT數(shù)據(jù)采集模塊、IVUS數(shù)據(jù)采集模塊、同步時鐘、同步觸發(fā)器、FPGA芯片以及顯示模塊，其中，

所述FPGA芯片內(nèi)具有第一緩存電路、第二緩存電路、全局?jǐn)?shù)據(jù)緩存電路、同步讀取電路以及多路信號同步觸發(fā)器；

所述OCT數(shù)據(jù)采集模塊用于采集OCT影像數(shù)據(jù)，并按照OCT工作時鐘將其采集的數(shù)據(jù)傳輸至所述第一緩存電路中；

所述IVUS數(shù)據(jù)采集模塊用于采集IVUS影像數(shù)據(jù)，并按照IVUS工作時鐘將其采集的數(shù)據(jù)傳輸至所述第二緩存電路中；

所述同步時鐘用于將第一緩存電路中的數(shù)據(jù)以及第二緩存電路中的數(shù)據(jù)同步至所述全局?jǐn)?shù)據(jù)緩存電路；

所述同步觸發(fā)器用于觸發(fā)激活所述多路信號同步觸發(fā)器；

所述多路信號同步觸發(fā)器通過一個時間窗口捕獲所述OCT工作時鐘，IVUS工作時鐘和同步時鐘均為有效的時刻，并向所述同步讀取電路發(fā)送觸發(fā)信號，以激活所述同步讀取電路；

所述同步讀取電路用于搬空所述全局?jǐn)?shù)據(jù)緩存電路中的數(shù)據(jù)，并將OCT影像數(shù)據(jù)和IVUS影像數(shù)據(jù)構(gòu)建為同步幀的影像傳輸至顯示模塊；

所述顯示模塊用于顯示同一時刻的所述OCT影像數(shù)據(jù)和IVUS影像數(shù)據(jù)同步幀的影像。

2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述同步時鐘將同一周期內(nèi)的每一幀OCT影像數(shù)據(jù)和每一幀IVUS影像數(shù)據(jù)同步至所述全局?jǐn)?shù)據(jù)緩存電路。

3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述同步觸發(fā)器周期性地向所述多路信號同步觸發(fā)器發(fā)出信號以激活所述多路信號同步觸發(fā)器。

4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述同步觸發(fā)器發(fā)出信號的周期為所述OCT數(shù)據(jù)采集模塊采集一幀數(shù)據(jù)的時間；

所述OCT數(shù)據(jù)采集模塊采集一幀數(shù)據(jù)的時間與所述IVUS數(shù)據(jù)采集模塊采集一幀數(shù)據(jù)的時間相同。

5.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述同步讀取電路周期性的搬空所述全局?jǐn)?shù)據(jù)緩存電路中的數(shù)據(jù)，并將每一幀OCT影像數(shù)據(jù)和每一幀IVUS影像數(shù)據(jù)同步對齊，多組同步對齊后的影像數(shù)據(jù)構(gòu)建為同步幀的影像傳輸至顯示模塊。

6.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述同步觸發(fā)器為旋轉(zhuǎn)編碼器。