[實用新型]一種基于電壓泄放保護的磁刺激儀

有效

• 申請號: 202222666807.1
• 申請日: 2022-10-10
• 公開（公告）號: CN219208738U
• 公開（公告）日: 2023-06-20
• 發明（設計）人: 王錚;史志懷;楊瑞嘉
• 申請（專利權）人: 南京麥特斯醫療器械有限公司
• 主分類號: A61N2/04
• 分類號: A61N2/04;H03K3/57;H02M9/04;H02M1/32
• 代理公司: 南京睿之博知識產權代理有限公司 32296
• 代理人: 楊雷

1.一種基于電壓泄放保護的磁刺激儀，其特征在于，包括依次連接的高壓電源（7）、躲波單元（8）、脈沖電容（9）、可控硅單元（10）、刺激線圈（11），還設有分別與躲波單元（8）、脈沖電容（9）、可控硅單元（10）連接的調壓及保護電路；所述調壓及保護電路用于控制躲波單元（8）連通高壓電源（7）對脈沖電容（9）充電，所述調壓及保護電路還用于對脈沖電容（9）進行過壓調節與保護，用于檢測脈沖電容（9）的電壓值，根據預設參考電壓值與檢測的脈沖電容（9）的電壓值進行比較，進而根據比較結果控制躲波單元（8）連通高壓電源（7）對脈沖電容（9）充電，或根據比較結果控制泄放電路（5）對脈沖電容（9）進行放電，可控硅單元（10）連通脈沖電容（9）對刺激線圈（11）進行放電，形成脈沖磁場。

2.根據權利要求1所述的一種基于電壓泄放保護的磁刺激儀，其特征在于：所述調壓及保護電路包括電壓檢測電路（2）、CPU（1）、調壓比較電路（3）、遲滯電路（4）、泄放電路（5）、邏輯控制電路（6）；所述電壓檢測電路（2）與脈沖電容（9）連接，用于檢測脈沖電容（9）的電壓值，所述CPU（1）用于下發參考電壓值，所述調壓比較電路（3）分別與電壓檢測電路（2）、CPU（1）連接，用于計算參考電壓值與脈沖電容（9）的電壓值之間的差值，所述遲滯電路（4）與調壓比較電路（3）連接，用于設置門限電壓并與差值比較，所述邏輯控制電路（6）與遲滯電路（4）、躲波單元（8）、可控硅單元（10）連接，用于根據遲滯電路（4）的比較結果，控制躲波單元（8），連通高壓電源（7）對脈沖電容（9）充電，控制泄放電路（5）對脈沖電容放電，所述邏輯控制電路（6）還用于接受CPU（1）信號控制可控硅單元（10），通過脈沖電容（9）對刺激線圈（11）進行放電，形成脈沖磁場。

3.根據權利要求2所述的一種基于電壓泄放保護的磁刺激儀，其特征在于：所述調壓及保護電路還包括供電電壓（12），所述供電電壓（12）用于提供12V直流電壓。

4.?根據權利要求3所述的一種基于電壓泄放保護的磁刺激儀，其特征在于：所述電壓檢測電路（2）、調壓比較電路（3）、遲滯電路（4）、泄放電路（5）、邏輯控制電路（6）包括與非門邏輯芯片U1A、U1B、U1C、U1D，運放芯片U2A、U2B、U2C、U2D，光耦U3，穩壓二極管Z1，絕緣柵雙極晶體管?Q1，三極管Q2，電阻R1-R14；所述絕緣柵雙極晶體管?Q1的集電極通過電阻R7和脈沖電容（9）的正極相連，所述絕緣柵雙極晶體管?Q1的發射極接地，并與脈沖電容（9）的負極相連，脈沖電容（9）正極通過電阻R3和穩壓管Z1陰極相連，穩壓管Z1陽極接地，所述絕緣柵雙極晶體管?Q1的門極通過電阻R3和脈沖電容（9）的正極相連，脈沖電容（9）正極通過電阻R2和R9接地，所述運放芯片U2C的同向輸入端通過電阻R9接地，所述運放芯片U2C的反向輸入端與運放芯片U2C的輸出端相連，所述運放芯片U2B的反向輸入端通過電阻R8與運放芯片U2C的輸出端相連，所述運放芯片U2B的反向輸入端通過電阻R10與運放芯片U2B的輸出端相連，所述運放芯片U2B的同向輸入端通過電阻R1接供電電壓（12），所述運放芯片U2B的同向輸入端通過電阻R6與CPU（1）相連，所述運放芯片U2A的反向輸入端與運放芯片U2B的輸出端相連，所述運放芯片U2A的同向輸入端通過電阻R5接供電電壓（12），所述運放芯片U2A的同向輸入端通過電阻R4與運放芯片U2A的輸出端相連，所述運放芯片U2D的反向輸入端與運放芯片U2A的反向輸入端相連，所述運放芯片U2D的同向輸入端通過電阻R11接供電電壓（12），所述運放芯片U2D的同向輸入端通過電阻R14接地，所述運放芯片U2D的同向輸入端通過電阻R13與運放芯片U2D的輸出端相連，所述與非門邏輯芯片U1A的輸入A和輸入B與運放芯片U2A的輸出端相連，所述與非門邏輯芯片U1A的輸出Y和與非門邏輯芯片U1B的輸入A相連，所述與非門邏輯芯片U1B的輸入B與與非門邏輯芯片U1D的輸出Y相連，所述與非門邏輯芯片U1B的輸出Y和與非門邏輯芯片U1C的輸入A相連，所述與非門邏輯芯片U1B的輸出Y和躲波單元（8）相連，所述與非門邏輯芯片U1C的輸入B與CPU（1）相連，所述與非門邏輯芯片U1C的輸出Y和可控硅單元（10）相連，所述與非門邏輯芯片U1D的輸入A和輸入B與運放芯片U2D的輸出端相連，所述與非門邏輯芯片U1D的輸出Y與三極管Q2的基極相連，所述三極管Q2的發射極接地，所述三極管Q2的集電極與光耦U3輸入端陰極相連，所述光耦U3輸入端陽極通過電阻R12接供電電壓（12），所述光耦U3輸出端發射極接地，所述光耦U3輸出端集電極與絕緣柵雙極晶體管?Q1的門極相連。