[實用新型]一種時鐘門控單元、存儲器、芯片、電子器件及電子設備

有效

• 申請號: 202221615743.6
• 申請日: 2022-06-24
• 公開（公告）號: CN217486466U
• 公開（公告）日: 2022-09-23
• 發明（設計）人: 曾朵朵;彭書濤;鄧宇
• 申請（專利權）人: 飛騰信息技術有限公司
• 主分類號: H03K3/012
• 分類號: H03K3/012;H03K3/037
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 王思楠

本申請提供一種時鐘門控單元、存儲器、芯片、電子器件及電子設備，時鐘門控單元包括：鎖存器；時鐘控制電路，與所述鎖存器的使能端連接，用于接收時鐘信號以生成第一信號，并向所述鎖存器的使能端輸出所述第一信號；其中，所述第一信號為與所述時鐘信號周期相同，但占空比小于所述時鐘信號的周期性信號。本申請提供的時鐘門控單元翻轉時間更短，從而時鐘門控單元的動態功耗更低，進而可以提高整個芯片的功耗表現。

技術領域

本申請涉及集成電路技術領域，具體而言，涉及一種時鐘門控單元、存儲器、芯片、電子器件及電子設備。

背景技術

在超大規模芯片中，功耗是重要的性能指標之一。而伴隨著集成電路工藝尺寸的更新以及單元規模不斷提高，ICG(Integrated Clock Gating，時鐘門控單元)帶來的功耗越來越大。在實際的芯片中包含大量的存儲單元，經常需要ICG在同一時刻進行同步動作，因此需要引入一個CLK(Clock，時鐘)脈沖作為控制信號。

ICG的結構由鎖存器衍生而來，主要處理輸入信號、輸出信號和頻率之間的影響。相比鎖存器而言，ICG通過CP端(時鐘脈沖輸入端)控制保存信號的時間。但是由于時鐘信號的引入，導致ICG的功耗大幅度增加，從而影響整個芯片的功耗表現。

實用新型內容

本申請實施例的目的在于提供一種時鐘門控單元、存儲器、芯片、電子器件及電子設備，用以解決目前由于時鐘信號的引入，導致時鐘門控單元功耗大幅度增加，從而影響整個芯片的功耗表現的問題。

本申請實施例提供了一種時鐘門控單元，包括：鎖存器；時鐘控制電路，與所述鎖存器的使能端連接，用于接收時鐘信號以生成第一信號，并向所述鎖存器的使能端輸出所述第一信號；其中，所述第一信號為與所述時鐘信號周期相同，但占空比小于所述時鐘信號的周期性信號。

在上述實現方式中，通過時鐘控制電路來將時鐘信號轉換為周期相同，但占空比小于時鐘信號的第一信號輸入至鎖存器的使能端中，這樣就可以使得時鐘門控單元的翻轉時間得以減短，從而降低時鐘門控單元的動態功耗，進而可以提高整個芯片的功耗表現。

進一步地，所述時鐘控制電路包括：與門電路；所述與門電路的第一輸入端用于接收所述時鐘信號，所述與門電路的第二輸入端用于接收第二信號；所述與門電路的輸出端與所述鎖存器的使能端連接，用于輸出對所述時鐘信號和所述第二信號進行與運算得到的所述第一信號；其中，所述第二信號為與所述時鐘信號波形完全相同或相反，但相比于所述時鐘信號存在延遲的周期性信號。

在上述實現方式中，通過與門電路的設計，并引入與時鐘信號波形完全相同或相反，但相比于時鐘信號存在延遲的第二信號，進而通過第二信號與時鐘信號進行與運算，這樣由于延遲區間的存在，與運算后即可很容易的得到與時鐘信號周期相同，但占空比小于時鐘信號的第一信號。整個電路實現結構簡單，無需額外增加過多的部件，利于在工業應用中推廣。

進一步地，所述時鐘控制電路還包括：第一信號線、第二信號線、非門電路；所述第一信號線和所述第二信號線用于傳輸所述時鐘信號，且所述第一信號線與所述非門電路的輸入端連接，所述第二信號線與所述與門電路的第一輸入端連接，且所述第一信號線的時延高于所述第二信號線；所述非門電路的輸入端用于接收第一信號線傳來的所述時鐘信號；所述非門電路的輸出端與所述與門電路的第二輸入端連接，用于輸出對所述時鐘信號進行非運算得到的所述第二信號。

在上述實現方式中，通過非門電路以及時延更高的第一信號線的設計，即可直接基于非門電路得到與時鐘信號波形完全相反，且相比于時鐘信號存在延遲的第二信號，無需再接入新的信號源，從而進一步減少對芯片設計的改動，利于在工業應用中推廣。

進一步地，所述時鐘信號為占空比為1/2的方波信號；所述第一信號線比所述第二信號線高出的時延不超過所述時鐘信號的半個周期。