[實(shí)用新型]一種高速數(shù)字板卡拓?fù)浣Y(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 202220732192.5
• 申請(qǐng)日: 2022-03-31
• 公開（公告）號(hào): CN217904743U
• 公開（公告）日: 2022-11-25
• 發(fā)明（設(shè)計(jì)）人: 蓋武
• 申請(qǐng)（專利權(quán)）人: 成都瑞耐博科技有限公司
• 主分類號(hào): H05K1/18
• 分類號(hào): H05K1/18;H05K1/02;H05K1/14
• 代理公司: 深圳市徽正知識(shí)產(chǎn)權(quán)代理有限公司 44405
• 代理人: 奉燁

1.一種高速數(shù)字板卡拓?fù)浣Y(jié)構(gòu)，其特征在于：包括K7-1 FPGA芯片、K7-2 FPGA芯片和Z7FPGA芯片；所述Z7 FPGA芯片分別與K7-1 FPGA芯片和K7-2 FPGA芯片相連；所述K7-1 FPGA芯片和K7-2 FPGA芯片電性連接；

所述K7-1 FPGA芯片與FMC0接口連接，K7-2 FPGA芯片與FMC1接口連接；所述Z7 FPGA芯片分別與千兆以太網(wǎng)PHY1、千兆以太網(wǎng)PHY2相連、SFP高速光通信接口1、SFP高速光通信接口2和MAX3490EESA 4路RS422接口芯片電性連接。

2.根據(jù)權(quán)利要求1所述的高速數(shù)字板卡拓?fù)浣Y(jié)構(gòu)，其特征在于：所述K7-1 FPGA芯片和K7-2 FPGA芯片均為XC7K325T-2FFG900I PL芯片；

所述Z7 FPGA芯片為XC7Z100-2FFG900I PL芯片

所述FMC0接口和FMC1接口為ASP-134486-01 FMC高速接口連接器；

所述千兆以太網(wǎng)PHY1和千兆以太網(wǎng)PHY2為千兆以太網(wǎng)芯片88E1512-A0芯片。

3.根據(jù)權(quán)利要求2所述的高速數(shù)字板卡拓?fù)浣Y(jié)構(gòu)，其特征在于：所述K7-1 FPGA芯片、K7-2 FPGA芯片和Z7 FPGA芯片均與DDR3芯片相連；所述DDR3芯片MT41K512M16HA-125芯片。

4.根據(jù)權(quán)利要求2所述的高速數(shù)字板卡拓?fù)浣Y(jié)構(gòu)，其特征在于：所述Z7 FPGA芯片與EMMC芯片相連；所述EMMC芯片為IS21ES32G-JQLI芯片。

5.根據(jù)權(quán)利要求2所述的高速數(shù)字板卡拓?fù)浣Y(jié)構(gòu)，其特征在于：還包括差分振蕩器；所述差分振蕩器與第一時(shí)鐘芯片輸入端電性連接；所述第一時(shí)鐘芯片輸出端分別與K7-1FPGA芯片、K7-2 FPGA芯片和第二時(shí)鐘芯片的輸入端電性連接；所述第二時(shí)鐘芯片的輸出端與Z7 FPGA芯片電性連接。

6.根據(jù)權(quán)利要求5所述的高速數(shù)字板卡拓?fù)浣Y(jié)構(gòu)，其特征在于：所述差分振蕩器為SiT9121差分振蕩器；所述第一時(shí)鐘芯片和第二時(shí)鐘芯片均為ADI ADCLK854BCPZ時(shí)鐘芯片。

7.根據(jù)權(quán)利要求6所述的高速數(shù)字板卡拓?fù)浣Y(jié)構(gòu)，其特征在于：所述SiT9121差分振蕩器與第一時(shí)鐘芯片的CLK0端口信號(hào)相連；所述第一時(shí)鐘芯片的OUT1端口與第二時(shí)鐘芯片的CLK0端口信號(hào)連接。