[實用新型]一種新型嵌入式調試設備

有效

• 申請號: 202220606140.3
• 申請日: 2022-03-18
• 公開（公告）號: CN216848733U
• 公開（公告）日: 2022-06-28
• 發明（設計）人: 陳本彬
• 申請（專利權）人: 陳本彬
• 主分類號: G06F15/76
• 分類號: G06F15/76;G06F11/36
• 代理公司: 廈門荔信律和知識產權代理有限公司 35282
• 代理人: 楊光

本實用新型公開一種新型嵌入式調試設備，其包括片上總線控制器，該片上總線控制器包括主控制芯片、與主控制芯片連接的1個或者多個存儲器、與主控制芯片連接的1個或者多個晶體振蕩器、以及用于對主控制芯片進行調試的調試模塊；所述調試模塊包括調試控制器、內存儲器、FLASH存儲器、JTAG接口以及SPI接口，所述內存儲器、FLASH存儲器、JTAG接口以及SPI接口均與所述調試控制器電連接，所述內存儲器和所述FLASH存儲器分別與JTAG接口和SPI接口電連接。本新型通過增設調試模塊，以此替換專門的調試總線和仿真器，實現在設備端程序存儲與調試，而且還將現有技術中用于調試的SPI接口、UART接口或者JTAG接口等接口解放出來，釋放了CPU IO接口資源以及PCB電路板的空間。

技術領域

本實用新型涉及嵌入式設備技術領域，尤其是一種針對嵌入式設備的電路改進。

背景技術

嵌入式處理器是嵌入式系統的核心，包括微控制器(MCU)在內的各種專用指令集處理器ASIPs(Application-Specific Instruction-set Processors)與片上系統(SOCs,System on Chips)作為有別于傳統PC的X86架構的獨立發展處理器，能夠更加適應復雜多樣的嵌入式應用對處理器的需求。其中，各類嵌入式ASIPs與SoCs處理器都需要相應的編譯器等程序開發工具支持。嵌入式程序的編輯、編譯、鏈接過程都是作為宿主機的PC機(或工作站)上完成的，而程序的最終運行卻是在和宿主機有很大區別的目標機——嵌入式設備上進行的。其中，目標機和宿主機的主要差別為：一、硬件環境不同，即CPU(CentralProcessing Unit，處理器)類型不同；二、軟件環境不同，宿主機上有成熟的操作系統的應用軟件支持，而目標機一般是裸機或者需要調試的嵌入式系統。而調試是嵌入式系統軟件開發過程中必不可少的環節。

現有的嵌入式系統的調試系統通常是通過仿真器和特定調試總線進行的，例如ARM系列處理器通過JTAG/SWD總線和連接計算機的ARM仿真器進行調試，MIPS系列處理器通過EJTAG總線和連接計算機的MIPS仿真器進行調試。但是，由于每個處理器架構都需要配置專門的調試總線和仿真器，因此，會帶來使用不便的問題。

此外，現有的嵌入式系統的調試接口(下載接口)包括異步串行通信接口(UART)、串行外設接口(SPI)、USB等接口電路。而嵌入式設備由于資源緊張，往往為了調試，需要預留一個UART接口用于程序調試，一個USB用于程序下載，給嵌入式應用的開發帶來很多不便。

實用新型內容

在下文中給出了關于本實用新型實施例的簡要概述，以便提供關于本實用新型的某些方面的基本理解。應當理解，以下概述并不是關于本實用新型的窮舉性概述。它并不是意圖確定本實用新型的關鍵或重要部分，也不是意圖限定本實用新型的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍后論述的更詳細描述的前序。

根據本申請的一個方面，提供一種新型嵌入式調試設備，其包括片上總線控制器，該片上總線控制器包括主控制芯片、與主控制芯片連接的1個或者多個存儲器、與主控制芯片連接的1個或者多個晶體振蕩器、以及用于對主控制芯片進行調試的調試模塊，所述多個晶體振蕩器用于為所述主控制芯片和調試模塊提供主時鐘及實時時鐘；所述主控制芯片支持UART接口；所述調試模塊包括調試控制器、內存儲器、FLASH存儲器、JTAG接口以及SPI接口，所述內存儲器、FLASH存儲器、JTAG接口以及SPI接口均與所述調試控制器電連接，所述內存儲器和所述FLASH存儲器分別與JTAG接口和SPI接口電連接。主時鐘及實時時鐘同時為調試模塊提供時鐘調試支持。其中，FLASH存儲器固化了預設的調試程序，本申請通過使用支持UART接口的主控制芯片以及JTAG接口以及SPI接口，配合調試控制器，不需要專門的調試總線和仿真器即可進行調試。