[實用新型]一種信號控制電路、主板及電子設(shè)備

有效

• 申請?zhí)枺?/td>: 202220286257.8
• 申請日: 2022-02-11
• 公開（公告）號: CN217238782U
• 公開（公告）日: 2022-08-19
• 發(fā)明（設(shè)計）人: 黃彭燦;劉宸
• 申請（專利權(quán)）人: 龍芯中科技術(shù)股份有限公司
• 主分類號: G06F9/4401
• 分類號: G06F9/4401
• 代理公司: 北京潤澤恒知識產(chǎn)權(quán)代理有限公司 11319
• 代理人: 魯富國

1.一種信號控制電路，其特征在于，設(shè)置于包括處理器和內(nèi)存的電子設(shè)備；所述信號控制電路包括信號輸出單元；

所述信號輸出單元的輸出端與所述內(nèi)存的時鐘使能引腳連接，輸入端用于接收狀態(tài)指示信號；

所述信號輸出單元用于在所述狀態(tài)指示信號切換至第一電平狀態(tài)時，向所述時鐘使能引腳輸出保持信號；所述狀態(tài)指示信號切換至所述第一電平狀態(tài)指示所述電子設(shè)備進入休眠狀態(tài)；所述保持信號的電平與時鐘使能信號在所述休眠狀態(tài)下的電平一致；所述時鐘使能信號由所述處理器輸出至所述時鐘使能引腳；

所述信號輸出單元還用于在所述狀態(tài)指示信號切換至第二電平狀態(tài)時，向所述時鐘使能引腳輸出高阻態(tài)；所述狀態(tài)指示信號切換至所述第二電平狀態(tài)指示已將所述電子設(shè)備從所述休眠狀態(tài)喚醒預(yù)設(shè)時長；所述預(yù)設(shè)時長不低于所述處理器的穩(wěn)定時長。

2.根據(jù)權(quán)利要求1所述的信號控制電路，其特征在于，所述信號輸出單元包括開關(guān)支路，所述開關(guān)支路中串聯(lián)有第一開關(guān)元件；

所述開關(guān)支路的一端接地，另一端為所述信號輸出單元的輸出端；所述第一開關(guān)元件的控制端在接收到第一電平狀態(tài)的所述狀態(tài)指示信號的情況下，控制所述開關(guān)支路導(dǎo)通，以向所述時鐘使能引腳輸出低電平信號；所述第一開關(guān)元件的控制端在接收到第二電平狀態(tài)的所述狀態(tài)指示信號的情況下，控制所述開關(guān)支路斷開，以向所述時鐘使能引腳輸出高阻態(tài)。

3.根據(jù)權(quán)利要求2所述的信號控制電路，其特征在于，所述第一電平狀態(tài)為低電平狀態(tài)，所述第二電平狀態(tài)為高電平狀態(tài)；

所述信號輸出單元中還包括電平轉(zhuǎn)換支路，所述電平轉(zhuǎn)換支路中串聯(lián)有第一上拉電阻和第二開關(guān)元件；在所述電平轉(zhuǎn)換支路中，所述第一上拉電阻所在的一端連接第一電源電壓，所述第二開關(guān)元件所在的一端接地；所述第二開關(guān)元件的控制端通過第二上拉電阻連接第二電源電壓；

所述第一上拉電阻與所述第二開關(guān)元件之間的連接節(jié)點與所述第一開關(guān)元件的控制端連接；所述第二開關(guān)元件的控制端在接收到低電平狀態(tài)的所述狀態(tài)指示信號的情況下，向所述第一開關(guān)元件輸出高電平信號，以觸發(fā)所述第一開關(guān)元件控制所述開關(guān)支路導(dǎo)通；所述第二開關(guān)元件的控制端在接收到高電平狀態(tài)的所述狀態(tài)指示信號的情況下，向所述第一開關(guān)元件輸出低電平信號，以觸發(fā)所述第二開關(guān)元件控制所述開關(guān)支路斷開。

4.根據(jù)權(quán)利要求3所述的信號控制電路，其特征在于，所述第二開關(guān)元件的控制端設(shè)置有防漏電元件，所述防漏電元件的一端連接所述第二開關(guān)元件的控制端，另一端用于接收所述狀態(tài)指示信號。

5.根據(jù)權(quán)利要求2所述的信號控制電路，其特征在于，所述內(nèi)存的數(shù)量為多個；所述信號控制電路信號輸出單元中包括并列的多個所述開關(guān)支路，每個所述開關(guān)支路中的第一開關(guān)元件連接對應(yīng)的一個所述內(nèi)存的時鐘使能引腳。

6.根據(jù)權(quán)利要求1所述的信號控制電路，其特征在于，所述信號控制電路中還包括延時單元；

所述延時單元與所述信號輸出單元連接，所述延時單元用于在接收到指示所述電子設(shè)備進入所述休眠狀態(tài)的休眠信號的情況下，向所述信號輸出單元輸出第一電平狀態(tài)的所述狀態(tài)指示信號，以及在接收到指示所述電子設(shè)備從休眠狀態(tài)喚醒的喚醒信號的情況下，延遲所述預(yù)設(shè)時長之后，向所述信號輸出單元輸出第二電平狀態(tài)的所述狀態(tài)指示信號。

7.根據(jù)權(quán)利要求1所述的信號控制電路，其特征在于，所述電子設(shè)備中包括目標芯片；

所述信號輸出單元與所述目標芯片連接，所述目標芯片在接收到指示進入所述休眠狀態(tài)的休眠信號的情況下，向所述信號輸出單元輸出第一電平狀態(tài)的所述狀態(tài)指示信號，以及在接收到指示從所述休眠狀態(tài)喚醒的喚醒信號的情況下，延遲所述預(yù)設(shè)時長之后，向所述信號輸出單元輸出第二電平狀態(tài)的所述狀態(tài)指示信號。

8.根據(jù)權(quán)利要求7所述的信號控制電路，其特征在于，所述目標芯片包括設(shè)置在所述電子設(shè)備中的嵌入式控制器和/或橋片。