[發(fā)明專(zhuān)利]封裝結(jié)構(gòu)及其制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202211739013.1
• 申請(qǐng)日: 2022-12-31
• 公開(kāi)（公告）號(hào): CN115881653A
• 公開(kāi)（公告）日: 2023-03-31
• 發(fā)明（設(shè)計(jì)）人: 徐健;李銖元
• 申請(qǐng)（專(zhuān)利權(quán)）人: 星科金朋半導(dǎo)體（江陰）有限公司
• 主分類(lèi)號(hào): H01L23/31
• 分類(lèi)號(hào): H01L23/31;H01L21/56
• 代理公司: 蘇州威世朋知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32235
• 代理人: 沈曉敏

本發(fā)明揭示了一種封裝結(jié)構(gòu)及其制作方法，封裝結(jié)構(gòu)包括相互電性連接的基板及預(yù)塑封單元，以及填充于所述基板及所述預(yù)塑封單元之間的填充區(qū)域內(nèi)的底部填充膠，所述預(yù)塑封單元包括芯片組件及封裝所述芯片組件的塑封體，其中，所述預(yù)塑封單元還包括貫穿所述塑封體的通孔，所述通孔連通所述填充區(qū)域。在預(yù)塑封單元內(nèi)設(shè)置貫穿塑封體的通孔，在后續(xù)底部填充膠的填充工藝中，可于該通孔處進(jìn)行底部填充膠的填充，即可縮短底部填充膠在基板和預(yù)塑封單元之間的填充區(qū)域內(nèi)的流動(dòng)距離，降低底部填充膠在基板和預(yù)塑封單元之間的填充區(qū)域形成空洞、分層等風(fēng)險(xiǎn)，提高點(diǎn)膠效率。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，尤其涉及一種封裝結(jié)構(gòu)及其制作方法。

背景技術(shù)

隨著半導(dǎo)體行業(yè)的快速發(fā)展，扇出型晶圓級(jí)封裝(Fan-out wafer levelpackage，F(xiàn)OWLP)的封裝結(jié)構(gòu)廣泛應(yīng)用于半導(dǎo)體行業(yè)中。扇出型晶圓級(jí)封裝的主要優(yōu)勢(shì)為高密度集成，封裝產(chǎn)品尺寸小，產(chǎn)品性能優(yōu)越，信號(hào)傳輸頻率快等。

以2.5D芯片封裝為例，現(xiàn)有技術(shù)中的2.5D IC封裝是將至少兩顆芯片通過(guò)扇出型封裝技術(shù)集成為扇出單元，將扇出單元封裝在基板上。但是，當(dāng)扇出單元面積增加的時(shí)候，在扇出單元底部填充的過(guò)程中，扇出單元底部形成空洞及分層等風(fēng)險(xiǎn)也會(huì)隨之增加，尤其是在扇出單元底部的中間位置，這帶來(lái)了封裝結(jié)構(gòu)短路及可靠性不良等問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種封裝結(jié)構(gòu)及其制作方法，以降低底部填充膠在基板和預(yù)塑封單元之間的填充區(qū)域形成空洞的風(fēng)險(xiǎn)，提高封裝結(jié)構(gòu)可靠性。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供一種封裝結(jié)構(gòu)，包括相互電性連接的基板及預(yù)塑封單元，以及填充于所述基板及所述預(yù)塑封單元之間的填充區(qū)域內(nèi)的底部填充膠，所述預(yù)塑封單元包括芯片組件及封裝所述芯片組件的塑封體，其中，所述預(yù)塑封單元還包括貫穿所述塑封體的通孔，所述通孔連通所述填充區(qū)域。

進(jìn)一步的，所述芯片組件包括多個(gè)芯片，多個(gè)芯片排列形成芯片陣列，所述塑封體填充于所述芯片陣列的外輪廓內(nèi)部的第一區(qū)域及所述外輪廓外部的第二區(qū)域，所述通孔位于所述第一區(qū)域。

進(jìn)一步的，所述芯片陣列的外輪廓呈規(guī)則形狀，所述通孔位于規(guī)則形狀的中心位置。

進(jìn)一步的，所述芯片陣列的外輪廓呈立方體結(jié)構(gòu)。

進(jìn)一步的，所述通孔與所述芯片間隔分布。

進(jìn)一步的，所述多個(gè)芯片的尺寸均相同，或者，所述多個(gè)芯片的至少部分尺寸不同。

進(jìn)一步的，所述預(yù)塑封單元包括兩個(gè)及以上數(shù)量的多個(gè)芯片及一個(gè)通孔，所述第一區(qū)域?yàn)槎鄠€(gè)芯片之間的區(qū)域，所述通孔位于所述第一區(qū)域內(nèi)。

進(jìn)一步的，所述預(yù)塑封單元包括兩個(gè)及以上數(shù)量的多個(gè)芯片及多個(gè)通孔，所述第一區(qū)域?yàn)槎鄠€(gè)芯片之間的區(qū)域，所述多個(gè)通孔間隔分布于所述第一區(qū)域內(nèi)。

進(jìn)一步的，所述多個(gè)通孔的尺寸均相同，或者，所述多個(gè)通孔的至少部分尺寸不同。

進(jìn)一步的，所述底部填充膠填充至少部分所述通孔。

進(jìn)一步的，所述芯片組件包括相互電性連接的芯片及再布線(xiàn)層，所述再布線(xiàn)層遠(yuǎn)離所述芯片的一端通過(guò)導(dǎo)電連接件與所述基板電性連接。

本發(fā)明提供一種封裝結(jié)構(gòu)的制作方法，包括：

于預(yù)塑封單元上形成通孔，所述通孔貫穿所述預(yù)塑封單元中的塑封體；

電性連接基板及所述預(yù)塑封單元；

于所述通孔內(nèi)注入底部填充膠，所述底部填充膠延伸至所述基板及所述預(yù)塑封單元之間的填充區(qū)域內(nèi)。

進(jìn)一步的，于預(yù)塑封單元上形成通孔，具體包括：

利用激光工藝，于所述塑封體內(nèi)制作形成所述通孔。