[發明專利]一種基于參考時鐘周期獲得TDC延遲步進的方法及裝置

在審

• 申請號: 202211735713.3
• 申請日: 2022-12-31
• 公開（公告）號: CN116015284A
• 公開（公告）日: 2023-04-25
• 發明（設計）人: 蹇俊杰
• 申請（專利權）人: 成都電科星拓科技有限公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/081;G04F10/00
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 管高峰

本發明公開了一種基于參考時鐘周期獲得TDC延遲步進的方法及裝置，其中包括以下步驟：通過通路控制將鎖相環電路中的N個TDC即時間數字轉換器以負反饋方式連接振蕩，一段時間以后得到穩定振蕩頻率；將所述鎖相環電路中已知頻率的參考時鐘作為定時器，在預設時間長度內對所述時間數字轉換器的輸出進行定時計數，統計振蕩后的脈沖個數；基于已知的參考時鐘周期、已得到的脈沖個數計算得到所述數字時間轉換器的步進精度。本發明通過預先檢測得到TDC的步進精度，保證環路可以得到精確的步進精度值，保證環路鎖定和性能。

技術領域

本發明涉及集成電路技術領域，尤其涉及一種基于參考時鐘周期獲得TDC延遲步進的方法及裝置。

背景技術

在鎖相環設計中，特別是數字鎖相環設計中，會用到時間數字轉換器(TDC，Timeto?Digital?Converter)，例如：

申請人為華為技術有限公司、公開號為CN104506190B的發明專利公開了一種數字小數分頻鎖相環控制方法及鎖相環，該鎖相環包括控制裝置、TDC、DLF、DCO、DIV、SDM，控制裝置根據頻率控制字和分頻控制字對參考時鐘的有效沿進行延遲處理得到延遲參考時鐘；將延遲參考時鐘發送給TDC使TDC對延遲參考時鐘和反饋時鐘進行鑒相處理。在鎖相環中增設的控制裝置可以根據當前的頻率控制字和分頻控制字對參考時鐘進行延遲處理，使得反饋時鐘與延遲參考時鐘具有相近的有效沿對應時間，從而TDC僅需要處理很小時域輸入范圍的鑒相信號，大大降低了TDC的設計難度及對TDC分辨率的需求，使得TDC的設計簡單、自由，從而保證了鎖相環的設計自由度以及簡單有效。

申請人為華中科技大學、公開號為CN111010168A的發明專利申請公開了一種數字鎖相環頻率合成器，包括鑒頻鑒相器模塊、時間數字轉換器TDC模塊、比例積分控制器模塊、數字控制振蕩器模塊和分頻器模塊。所述TDC模塊由t個D觸發器和延時單元構成，D觸發器直接輸出二進制數字信號；具體地，其D觸發器的輸出分別乘以相應的斐波那契系數fn，其延時單元分別乘以相應的延時時間系數n＝1…t，t的取值取決于輸入參考頻率和輸出頻率要求。本發明中的TDC相較于傳統結構TDC，所需D觸發器和延時單元數目大幅減少，且不需譯碼器電路，芯片面積和功耗極大降低。該發明中的鎖相環環路能夠鎖定，且鎖定時間與基于傳統結構TDC的數字鎖相環環路相當。

申請人為德州儀器公司、公開號為CN110247655A的一種數字鎖相環及其實施方法，該鎖相環PLL(90)包含：模擬鎖相環(105)，其用來生成輸出時鐘；濾波器(103)，其經耦合到所述模擬鎖相環(105)；及時數轉換器TDC(100)，其接收參考時鐘及反饋時鐘。所述反饋時鐘是從所述輸出時鐘導出。所述TDC(100)生成數字輸出值。所述PLL(90)還包含耦合到所述TDC(100)的循環滑移檢測器電路(102)。所述循環滑移檢測器電路(102)基于所述數字輸出值而檢測循環滑移且將所述數字輸出值調整達對應于所述參考時鐘的周期的整數倍的第二數字值。

由于TDC的步進精度(T_step)影響了環路收到的相位差，TDC的分辨率/步進精度直接決定了鎖相環，設計值和實際值偏差太大的TDC步進精度還可能使環路失鎖。

發明內容

為了解決上述問題，本發明提出一種基于參考時鐘周期獲得TDC延遲步進的方法及裝置，通過預先檢測得到TDC的步進精度，保證環路可以得到精確(±5％)的步進精度值，保證環路鎖定和性能。

本發明采用的技術方案如下：

一種基于參考時鐘周期獲得TDC延遲步進的方法，包括以下步驟：

S1.通過通路控制將鎖相環電路中的N個TDC即時間數字轉換器以負反饋方式連接振蕩，一段時間以后得到穩定振蕩頻率；

S2.將所述鎖相環電路中已知頻率的參考時鐘作為定時器，在預設時間長度內對所述時間數字轉換器的輸出進行定時計數，統計振蕩后的脈沖個數K；