[發(fā)明專利]現(xiàn)場可編程邏輯門陣列電路、數(shù)據(jù)處理方法在審
| 申請?zhí)枺?/td> | 202211716409.4 | 申請日: | 2022-12-29 |
| 公開(公告)號: | CN115879403A | 公開(公告)日: | 2023-03-31 |
| 發(fā)明(設(shè)計(jì))人: | 劉宜璟;李康 | 申請(專利權(quán))人: | 昆易電子科技(上海)有限公司 |
| 主分類號: | G06F30/34 | 分類號: | G06F30/34 |
| 代理公司: | 深圳紫藤知識產(chǎn)權(quán)代理有限公司 44570 | 代理人: | 楊瑞 |
| 地址: | 201400 上海市*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 現(xiàn)場 可編程 邏輯 門陣列 電路 數(shù)據(jù)處理 方法 | ||
1.一種現(xiàn)場可編程邏輯門陣列電路,其特征在于,包括:
通信接口;
至少一個(gè)功能模塊,所述功能模塊包括多個(gè)功能算子模塊和交換矩陣模塊,所述交換矩陣模塊包括多個(gè)交換矩陣;其中,任意兩個(gè)所述功能算子模塊之間均連接有一個(gè)或多個(gè)所述交換矩陣;所述通信接口直接或間接連接至少部分所述交換矩陣。
2.根據(jù)權(quán)利要求1所述的現(xiàn)場可編程邏輯門陣列電路,其特征在于,所述多個(gè)功能算子模塊包括第一功能算子模塊、第二功能算子模塊以及第三功能算子模塊,所述第一功能算子模塊、所述第二功能算子模塊均包括多個(gè)算子模塊,相鄰兩個(gè)所述交換矩陣之間連接,所述第一功能算子模塊中的每個(gè)算子模塊均與一個(gè)所述交換矩陣連接,所述第二功能算子模塊中的每個(gè)算子模塊均與兩個(gè)相鄰所述交換矩陣連接,所述第三功能算子與每個(gè)所述交換矩陣連接。
3.根據(jù)權(quán)利要求1所述的現(xiàn)場可編程邏輯門陣列電路,其特征在于,所述交換矩陣模塊包括第一交換矩陣、第二交換矩陣、第三交換矩陣以及第四交換矩陣;所述第一功能算子模塊包括第一算子模塊、第二算子模塊、第三算子模塊以及第四算子模塊,所述第二功能算子模塊包括第五算子模塊、第六算子模塊、第七算子模塊以及第八算子模塊;
其中,所述第一交換矩陣分別與所述第二交換矩陣、所述第三交換矩陣、所述第一算子模塊、所述第五算子模塊、所述第六算子模塊以及所述第三功能算子模塊連接;
所述第二交換矩陣分別與所述第二算子模塊、所述第五算子模塊、所述第七算子模塊以及所述第三功能算子模塊連接;
所述第三交換矩陣分別與所述第三算子模塊、所述第六算子模塊、所述第八算子模塊以及所述第三功能算子模塊連接;
所述第四交換矩陣分別與所述第二交換矩陣、所述第三交換矩陣、所述第四算子模塊、所述第七算子模塊、所述第八算子模塊以及所述第三功能算子模塊連接。
4.根據(jù)權(quán)利要求3所述的現(xiàn)場可編程邏輯門陣列電路,其特征在于,所述交換矩陣模塊還包括第五交換矩陣、第六交換矩陣、第七交換矩陣以及第八交換矩陣,所述第五算子模塊包括第一算子和第二算子,所述第六算子模塊包括第三算子和第四算子,所述第七算子模塊包括第五算子和第六算子,所述第八算子模塊包括第七算子和第八算子;
其中,所述第一算子分別與所述第一交換矩陣、所述第五交換矩陣連接;
所述第二算子分別與所述第二交換矩陣、所述第五交換矩陣連接;
所述第三算子分別與所述第一交換矩陣、所述第六交換矩陣連接;
所述第四算子分別與所述第四交換矩陣、所述第六交換矩陣連接;
所述第五算子分別與所述第二交換矩陣、所述第七交換矩陣連接;
所述第六算子分別與所述第四交換矩陣、所述第七交換矩陣連接;
所述第七算子分別與所述第三交換矩陣、所述第八交換矩陣連接;
所述第七算子分別與所述第四交換矩陣、所述第八交換矩陣連接;
所述第三功能算子模塊分別與所述第一交換矩陣、所述第二交換矩陣、所述第三交換矩陣、所述第四交換矩陣、所述第五交換矩陣、所述第六交換矩陣、所述第七交換矩陣以及所述第八交換矩陣連接;
所述第五交換矩陣分別與所述第一交換矩陣、所述第二交換矩陣連接;
所述第六交換矩陣分別與所述第一交換矩陣、所述第三交換矩陣連接;
所述第七交換矩陣分別與所述第二交換矩陣、所述第四交換矩陣連接;
所述第八交換矩陣分別與所述第三交換矩陣、所述第四交換矩陣連接。
5.根據(jù)權(quán)利要求1所述的現(xiàn)場可編程邏輯門陣列電路,其特征在于,所述功能算子模塊包括以下至少之一:乘法器、觸發(fā)器、濾波器、卷積核、累加器、加法器、減法器、延時(shí)單元。
6.根據(jù)權(quán)利要求1所述的現(xiàn)場可編程邏輯門陣列電路,其特征在于,所述交換矩陣模塊通過所述通信接口接收外部輸入的至少一路輸入信號;所述交換矩陣模塊通過所述通信接口向外部輸出至少一路輸出信號。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于昆易電子科技(上海)有限公司,未經(jīng)昆易電子科技(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202211716409.4/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:一種UHPC預(yù)混料制備方法
- 下一篇:一種建筑工程用降溫消塵器
- 具有待機(jī)功能的電子裝置
- 基于FPGA技術(shù)實(shí)現(xiàn)PROFIBUS主站通信協(xié)議的方法
- 液晶顯示的可編程門陣列測試板和可編程門陣列測試系統(tǒng)
- 現(xiàn)場可編程門陣列平臺及其調(diào)試方法
- 一種用于驅(qū)動電荷耦合器件的時(shí)序發(fā)生裝置
- 用于現(xiàn)場可編程邏輯門陣列的復(fù)位電路
- 現(xiàn)場可編輯門陣列間并行高速接口的裝置和方法
- 門陣列標(biāo)準(zhǔn)單元庫、芯片設(shè)計(jì)系統(tǒng)及設(shè)計(jì)方法
- 現(xiàn)場可編程門陣列配置裝置及方法
- 一種支持多鏡像的FPGA硬啟動方法及裝置





