[發明專利]一種基于計算機視覺輔助的硬件木馬自動排查判讀方法

在審

• 申請號: 202211706524.3
• 申請日: 2022-12-29
• 公開（公告）號: CN116204878A
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 孫佳佳;張延偉;屈若媛;孟猛;龔欣;王旭;吳凱蓮;王賀;田陽;張磊
• 申請（專利權）人: 中國空間技術研究院
• 主分類號: G06F21/56
• 分類號: G06F21/56;G06F21/14
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 程何

一種基于計算機視覺輔助的硬件木馬自動排查判讀方法，屬于芯片技術領域。本發明在中小規模芯片版圖分析中，基于計算機視覺技術，通過版圖比對快速高效的識別異常非設計電路結構，由于木馬的設計和植入需要引入新的功能結構，如晶體管、三極管等，因此版圖比對的重點在于排查新版圖結構，重點分析可能被植入硬件木馬的版圖區域；通過開發自動化版圖分析裝置，簡化芯片異常結構(木馬)單元比對提取工作，形成基于計算機視覺輔助自動版圖提取、比對模型，以便后續自動客觀識別，縮短周期，提高檢測效率，減小安全風險。

技術領域

本發明涉及一種基于計算機視覺輔助的硬件木馬自動排查判讀方法，屬于芯片技術領域。

背景技術

加快深入對硬件木馬的研究，提升硬件木馬檢測技術，為我國信息安全建立起堅實的防御堡壘。

由于硬件木馬本身具有隱蔽性、功能多樣性、難激活等特點，硬件木馬檢測尚未形成成熟的檢測體系。目前硬件木馬檢測方法主要分為破壞性檢測方法和非破壞性檢測方法兩大類。破壞性檢測方法以基于反向解剖技術的檢測方法為代表，非破壞性檢測方法包括邏輯功能測試、旁路分析技術等方法。

當前破壞性檢測方法主要是基于失效分析的方法，采用芯片逆向設計方法，將芯片橫向解剖，提取芯片各層邏輯結構信息，分塊整理邏輯結構電路，基于器件芯片的工藝類型及復雜程度，開展隱藏木馬的關鍵邏輯電路整理及木馬結構比對排查研究，將提取整理形成的實際芯片版圖和原始設計版圖比對，排查是否存在非設計的電路結構(木馬)。該方法對于規模較小、版圖簡單的芯片，硬件木馬的檢出率理論上可以達到100％，但該方法是一種破壞性的檢測方法，被檢測的芯片在完成檢測后已完全報廢無法繼續使用，同時驗證的過程工作量巨大，成本極高，周期較長，需要耗費大量的人力物力。

集成電路作為現代信息技術的硬件基礎，推動了以計算機技術、互聯網技術、人工智能技術為代表的先進信息技術的發展，使人類社會迅速步入了信息化時代。集成電路芯片從設計到最終成型，其制造主要包括應用系統設計、系統開發、原型驗證、代工廠制版、圓片制造測試和封裝成型等多個復雜的工藝過程。在經濟全球化的條件下，同一塊芯片在生產制造的各個不同工藝環節中，需要經過多方安全性未知的制造商共同完成。第三方公司可能出于利益關系將未知功能模塊植入到硬件電路中，使得最終成型的芯片與設計圖存在不完全相符的狀況，常伴隨制造缺陷、硬件木馬等潛在隱患，嚴重影響了集成電路的安全性。然而，傳統的芯片差異性分析，主要依賴于人眼觀察，具有較強的主觀性。此外，隨著半導體工藝的發展，電路的集成度逐漸提高，人眼觀察方式所需的時間成本和精力成本越來越高。

發明內容

本發明解決的技術問題是：克服現有技術的不足，提供了一種基于計算機視覺輔助的硬件木馬自動排查判讀方法，在版圖分析中，重點分析可能被植入硬件木馬的版圖區域，通過開發智能化自動化的芯片關鍵設計參數安全性比對分析裝置，打破傳統芯片差異性分析依賴于人眼觀察主觀性強、效率低下等問題的局限，簡化芯片異常結構(木馬)單元提取工作，形成基于計算機視覺輔助技術的自動版圖提取、比對模型，從輸入數據預處理及異常區域檢測出發，利用機器學習和圖像處理方法，高效、準確、客觀地開展芯片版圖與光學實物圖的關鍵設計參數差異性比對分析，識別芯片差異性缺陷，，縮短周期，提高檢測效率。為器件芯片安全性評測提供有力的技術保障，進一步推進器件硬件安全性建設。

本發明的技術解決方案是：一種基于計算機視覺輔助的硬件木馬自動排查判讀方法，包括：

S1，采集待驗證器件芯片頂視圖照片，并進行預處理；

S2，對待驗證的芯片設計版圖進行逐層收集確認，并進行版圖標注；

S3，將標注后的各層芯片版圖，進行仿芯片實物化的圖形疊加，獲得芯片版圖相關信息；

S4，對芯片頂視圖照片進行圖片分類，提取芯片頂視圖照片相關信息；