[發明專利]一種數據處理裝置和方法

在審

• 申請號: 202211667062.9
• 申請日: 2022-12-22
• 公開（公告）號: CN116110456A
• 公開（公告）日: 2023-05-12
• 發明（設計）人: 張學利;梅明;吳志偉
• 申請（專利權）人: 上海云豹創芯智能科技有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413;G06F12/0877
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 初春

本發明公開了一種數據處理裝置和方法。該裝置包括：請求接收模塊、邏輯控制模塊和(m+1)個存儲器；請求接收模塊，用于接收數據處理請求，并將數據處理請求發送至邏輯控制模塊；邏輯控制模塊，用于根據延遲屬性參數和數據處理請求的請求地址從(m+1)個存儲器中確定一目標存儲器和目標地址，以及用于根據延遲屬性參數和第一時鐘信號生成(m+1)路工作時鐘信號，并輸出目標存儲器的工作時鐘信號，將數據處理請求對應的數據寫入目標存儲器的目標地址處或者從目標存儲器的目標地址處讀出數據處理請求對應的數據。實現在增加存儲器緩存空間的同時，提高存儲器讀寫效率，達到滿足用戶使用需求的效果。

技術領域

本發明涉及芯片技術領域，尤其涉及一種數據處理裝置和方法。

背景技術

隨著芯片工藝不斷的發展，用戶對具有較大緩存空間并支撐讀寫功能的存取存儲器的需求日益增加，如在典型的SLC(Single-Level?Cell，單層單元閃存)中，需要對2MBdata?SRAM(Static?Random-Access?Memory，靜態隨機存取存儲器)進行訪問控制。

但是，由于SRAM自身的特性，在增加SRAM緩存空間的同時，其讀寫頻率會受到相應的限制，可能需要在多個工作時鐘周期控制完成一次SRAM的讀寫，影響SRAM讀寫效率，進而也不能很好滿足用戶的使用需求。

發明內容

本發明提供了一種數據處理裝置和方法，以實現在增加存儲器緩存空間的同時，提高存儲器讀寫效率，達到滿足用戶使用需求的技術效果。

根據本發明的一方面，提供了一種數據處理裝置，所述裝置包括：請求接收模塊、邏輯控制模塊和(m+1)個存儲器；其中，

所述請求接收模塊，用于接收數據處理請求，并將所述數據處理請求發送至所述邏輯控制模塊；

所述邏輯控制模塊，用于根據延遲屬性參數和所述數據處理請求的請求地址從所述(m+1)個存儲器中確定一目標存儲器和目標地址，以及用于根據所述延遲屬性參數和第一時鐘信號生成(m+1)路工作時鐘信號，并輸出所述目標存儲器的工作時鐘信號，將所述數據處理請求對應的數據寫入所述目標存儲器的所述目標地址處或從所述目標存儲器中的所述目標地址處讀出所述數據處理請求對應的數據；

其中，第i路工作時鐘信號的周期是第一時鐘信號的周期的(m+1)倍，所述第i路工作時鐘信號為第i個存儲器的工作時鐘信號，所述第i路工作時鐘信號與第(i+1)路工作時鐘信號的相位差等于360度/(m+1)，所述第一時鐘信號為所述數據處理裝置的系統時鐘，m為大于或等于1的正整數，i為小于或等于(m+1)的正整數。

優選地，所述邏輯控制模塊包括：時鐘門控單元和存儲器控制單元；其中，

所述時鐘門控單元，用于根據所述延遲屬性參數和所述第一時鐘信號生成(m+1)路工作時鐘信號，并將所述(m+1)路工作時鐘信號對應輸出給所述(m+1)個存儲器；

所述存儲器控制單元，用于根據所述延遲屬性參數和所述數據處理請求的請求地址從所述(m+1)個存儲器中確定一目標存儲器和目標地址，以及用于生成并輸出所述(m+1)個存儲器的使能信號，將所述數據處理請求對應的數據寫入所述目標存儲器的所述目標地址處或從所述目標存儲器中的所述目標地址處讀出所述數據處理請求對應的數據。

優選地，所述存儲器控制單元包括：目標存儲器確定單元、目標地址確定單元、使能信號生成子單元和數據處理單元，其中，

目標存儲器確定單元，用于根據所述延遲屬性參數和所述數據處理請求的請求地址從所述(m+1)個存儲器中確定一目標存儲器；

目標地址確定單元，用于根據所述延遲屬性參數和所述數據處理請求的請求地址確定所述目標地址；

使能信號生成子單元，用于根據所述延遲屬性參數生成(m+1)路使能信號，并將所述(m+1)路使能信號對應輸出給(m+1)個存儲器；