[發明專利]一種像素電路、驅動方法及顯示裝置

在審

• 申請號: 202211641119.8
• 申請日: 2022-12-20
• 公開（公告）號: CN115966172A
• 公開（公告）日: 2023-04-14
• 發明（設計）人: 沈鐘植;王文清;聶誠磊
• 申請（專利權）人: 深圳市華星光電半導體顯示技術有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208;G09G3/3225;G09G3/3291
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 熊明

1.一種像素電路，其特征在于，所述像素電路包括：

發光模塊；

第一晶體管，所述第一晶體管為雙柵型晶體管，所述第一晶體管的漏極被配置為輸入電源電壓，所述第一晶體管的源極連接所述發光模塊；

第一電容，所述第一電容的第一端連接所述第一晶體管的底柵，所述第一電容的第二端連接所述第一晶體管的源極；

其中，在補償階段，所述第一晶體管的頂柵與源極導通，所述第一晶體管的底柵輸入參考電壓，以使所述第一電容存儲所述第一晶體管的閾值電壓；在所述補償階段之后的發光階段，所述第一晶體管的頂柵寫入數據信號，并利用所述第一電容存儲的所述閾值電壓對所述數據信號進行補償，以使所述第一晶體管導通。

2.根據權利要求1所述的像素電路，其特征在于，所述像素電路還包括：

第二晶體管，所述第二晶體管的第一端連接所述第一晶體管的源極，所述第二晶體管的第二端連接所述發光模塊；

所述第二晶體管被配置為在所述發光階段導通。

3.根據權利要求2所述的像素電路，其特征在于，所述像素電路還包括：

第三晶體管，所述第三晶體管的第一端連接所述第一晶體管的頂柵，所述第三晶體管的第二端連接所述第一晶體管的源極；

第四晶體管，所述第四晶體管的第一端被配置為輸入所述參考電壓，所述第四晶體管的第二端連接在所述第一晶體管的底柵和所述第一電容之間；

其中，所述第三晶體管和所述第四晶體管被配置為在所述補償階段中導通。

4.根據權利要求3所述的像素電路，其特征在于，所述像素電路還包括：

第五晶體管，所述第五晶體管的第一端被配置為輸入初始信號，所述第五晶體管的第二端連接所述發光模塊；

其中，所述第二晶體管、所述第三晶體管、所述第四晶體管和所述第五晶體管被配置為在所述補償階段之前的復位階段導通。

5.根據權利要求2所述的像素電路，其特征在于，所述像素電路還包括：

第二電容，所述第二電容的第一端連接所述第一晶體管的頂柵，所述第二電容的第二端連接所述第一晶體管的源極；

所述第二電容被配置為在所述補償階段和所述發光階段之間的寫入階段中，存儲所述數據信號；并在所述發光階段中向所述第一晶體管的頂柵寫入所述數據信號。

6.根據權利要求5所述的像素電路，其特征在于，所述像素電路還包括：

第六晶體管，所述第六晶體管的第一端被配置為輸入數據信號，所述第六晶體管的第二端連接在所述第一晶體管的頂柵和所述第二電容之間；

其中，所述第六晶體管被配置為在所述寫入階段導通。

7.根據權利要求6所述的像素電路，其特征在于，所述像素電路還包括：

第七晶體管，所述第七晶體管的第一端被配置為輸入初始信號，所述第七晶體管的第二端連接所述第一晶體管的源極；

其中，所述第七晶體管被配置為在寫入階段導通。

8.一種像素電路的驅動方法，其特征在于，應用在權利要求1至7任意一項所述的像素電路上；所述驅動方法包括：

補償階段：導通第一晶體管的頂柵與源極，以及輸入參考電壓至所述第一晶體管的底柵，以使第一電容存儲所述第一晶體管的閾值電壓；

發光階段：利用所述閾值電壓對所述第一晶體管頂柵寫入的數據信號進行補償，以使所述第一晶體管導通。

9.根據權利要求8所述的像素電路的驅動方法，其特征在于，所述補償階段和所述發光階段之間還包括：

寫入階段：向第二電容中寫入數據信號，所述數據信號用于在發光階段寫入到所述第一晶體管的頂柵上。

10.根據權利要求9所述的像素電路的驅動方法，其特征在于，所述補償階段之前還包括：

復位階段：在所述第一晶體管的頂柵以及源極輸入初始信號；和在所述第一晶體管的底柵輸入參考電壓。

11.一種顯示裝置，其特征在于，包括電路板，權利要求1至7任意一項所述的像素電路集成在所述電路板上。