[發明專利]輸出級電路、芯片和電子設備

在審

• 申請號: 202211600497.1
• 申請日: 2022-12-13
• 公開（公告）號: CN116208138A
• 公開（公告）日: 2023-06-02
• 發明（設計）人: 張震
• 申請（專利權）人: 圣邦微電子（北京）股份有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K19/0185
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 劉靜

1.一種輸出級電路，所述輸出級電路具有接收輸入信號的輸入端以及提供輸出信號的輸出端，包括：

反相器，第一端接收所述輸入信號；

第二晶體管，控制端接所述反相器的第二端，第二端接地；

上拉電阻，第一端接內部電源，第二端與所述第二晶體管的第一端連接于輸出節點；

濾波模塊，第一端連接于所述輸出節點，第二端接所述輸出端，用于接收所述輸出節點的電平信號并對其濾波后提供所述輸出信號，

其中，所述濾波模塊包括串聯于所述輸出節點與所述輸出端的第一電阻，所述第一電阻的阻值恒定。

2.根據權利要求1所述的輸出級電路，其中，所述濾波模塊還包括：

連接于所述輸出端與接地端之間的寄生電容。

3.根據權利要求2所述的輸出級電路，其中，所述輸出級電路還包括：

觸發模塊，第一端接收所述輸入信號；

第一晶體管，控制端與所述觸發模塊的第二端相連，第一端接所述內部電源，第二端接所述輸出節點。

4.根據權利要求3所述的輸出級電路，其中，所述輸出級電路設置為：

在所述輸入信號出現上升沿時觸發所述觸發模塊開啟預定時間輸出低電平的第一驅動信號，導通所述第一晶體管以將所述輸出節點的電壓拉高使所述輸出信號為高電平，以及

在所述觸發模塊關閉后，所述第一驅動信號翻轉為高電平，所述第一晶體管截止，所述輸出信號通過所述上拉電阻保持高電平。

5.根據權利要求4所述的輸出級電路，其中，所述輸出級電路還設置為：

在所述輸入信號由高電平翻轉為低電平時，由所述反相器輸出高電平的第二驅動信號控制所述第二晶體管導通，以拉低所述輸出節點，使所述輸出信號為低電平。

6.根據權利要求4所述的輸出級電路，其中，所述觸發模塊開啟的預定時間小于所述輸入信號保持高電平的時間。

7.根據權利要求5所述的輸出級電路，其中，所述濾波模塊設置為在所述第一晶體管或者所述第二晶體管導通時結合所述第一晶體管或者所述第二晶體管導通時的等效阻抗共同實現濾波功能。

8.根據權利要求7所述的輸出級電路，其中，所述第一電阻的阻值與所述上拉電阻的阻值之比為1：1000。

9.一種芯片，包括權利要求1-8任一項所述的輸出級電路。

10.一種電子設備，包括權利要求1-8任一項所述的輸出級電路或者權利要求9所述的芯片。