[發明專利]一種MOSFET集成芯片及其制備方法、半導體器件

在審

• 申請號: 202211579396.0
• 申請日: 2022-12-08
• 公開（公告）號: CN115831964A
• 公開（公告）日: 2023-03-21
• 發明（設計）人: 呂慧瑜;羅杰馨;柴展
• 申請（專利權）人: 上海功成半導體科技有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L29/78
• 代理公司: 上海欣創專利商標事務所(普通合伙) 31217
• 代理人: 包宇霆

本發明公開了一種MOSFET集成芯片及其制備方法、半導體器件，涉及半導體技術領域，MOSFET集成芯片的制備方法，包括：在襯底上制備半導體層；在半導體層位于有源區的表面沿層級方向設置溝槽，在半導體層位于IC區的表面同樣設置溝槽；在有源區的溝槽內設置用于形成有源區的柵極的導電材料，在IC區的溝槽內設置多晶硅材料并引出兩連接端形成電阻。通過對IC區內的電阻進行溝槽型設置，以使MOSFET集成芯片的結構緊湊，整體尺寸小型化。

技術領域

本發明涉及半導體技術領域，尤其涉及一種MOSFET集成芯片及其制備方法、半導體器件。

背景技術

在功率半導體領域內，溝槽型金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)相比于平面型MOSFET，能夠明顯提高溝道密度，降低特征導通電阻，可以實現低電阻、大電流，在低壓領域內迅速發展起來。

具有溝槽型金屬氧化物半導體場效應晶體管(Metal OxideSemiconductor FieldEffect Transistor，MOSFET)的MOSFET集成芯片，在其有源區的開關結構部分，需預先形成溝槽結構，然后將用于形成柵極的材料設置于溝槽內，以通過溝槽將柵極縱向設置。

MOSFET集成芯片，是把作為有源區的MOSFET和控制MOSFET柵極的IC集成在了一個芯片上。在IC區的集成電路中，為了保證電路的正常工作，提高抗干擾能力，電路中包括有大量的電阻，電阻通常采用多晶硅材料在集成電路中所需位置的層級結構表面制備，多晶硅材料在層級結構表面設置的面積的大小與其阻值和容許電流通過的大小成正比。為滿足集成電路中電阻阻值的要求，在層級結構表面大面積鋪設電阻，就會使得IC區尺寸較大，從而影響整個集成芯片的尺寸，甚至導致無法實現多通道封裝，并且在一些需要小型化的領域和器件上無法應用。而且，大尺寸的集成芯片也會增加制備成本，降低市場競爭力。

發明內容

本發明提供一種MOSFET集成芯片及其制備方法、半導體器件，通過對MOSFET集成芯片的IC區內的電阻進行溝槽型設置，以使MOSFET集成芯片的結構緊湊，整體尺寸小型化。

為解決上述技術問題，本發明采用如下技術方案：

本發明的一方面，提供一種MOSFET集成芯片的制備方法，包括：在襯底上制備半導體層；在半導體層位于有源區的表面沿層級方向設置溝槽，在半導體層位于IC區的表面同樣設置溝槽；在有源區的溝槽內設置用于形成有源區的柵極的導電材料，在IC區的溝槽內設置多晶硅材料并引出兩連接端形成電阻。

可選的，在半導體層位于IC區的表面設置溝槽之后，方法還包括：在形成有溝槽的半導體層上設置介電層；在有源區的溝槽內設置用于形成MOSFET柵極的導電材料，在IC區的溝槽內設置多晶硅材料并引出兩連接端形成電阻包括：MOSFET柵極采用多晶硅材料，MOSFET柵極與電阻同層同材料。

可選的，在有源區的溝槽內設置用于形成MOSFET柵極的導電材料，在IC區溝槽內設置多晶硅材料并引出兩連接端形成電阻包括：在IC區溝槽內依次設置第一多晶硅材料、絕緣材料和第二多晶硅材料；MOSFET柵極采用第一多晶硅材料，MOSFET柵極與電阻同層同材料，或者，MOSFET柵極采用第二多晶硅材料，MOSFET柵極與電阻同層同材料。

本發明的另一方面，還提供了一種MOSFET集成芯片，采用前述任意一項的制備方法制備而成，MOSFET集成芯片包括襯底以及設置于襯底上的半導體層，在半導體層上劃分有有源區和IC區，在IC區的半導體層上沿層級方向設置有溝槽，在溝槽內形成有介電層，在IC區形成與有源區連接的電路，其中，電路中的電阻包括多晶硅材料以及與多晶硅材料導通的兩連接端，多晶硅材料填充于溝槽內，兩個連接端與電路連接。

可選的，溝槽在IC區的半導體層表面布設有多個，多個溝槽間隔設置，相鄰溝槽內的多晶硅材料之間連通，相互連通的多晶硅材料引出兩連接端以形成電阻。