[發明專利]一種高PSRR雙環路LDO電路

在審

• 申請號: 202211570430.8
• 申請日: 2022-12-08
• 公開（公告）號: CN116088621A
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 劉樹鈺;張明
• 申請（專利權）人: 江蘇潤石科技有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 胡杰

1.一種高PSRR雙環路LDO電路，其特征在于：包括誤差放大器、頻率補償電路、快速瞬態響應電路以及功率模塊；

誤差放大器，其兩個輸入端分別連接有參考電壓V_REF和輸出電壓V_out，輸出端分別連接于頻率補償電路和快速瞬態響應電路的輸入端，用于比較參考電壓V_REF和輸出電壓V_out的壓差，并對功率管做出調整；

頻率補償電路，用于對整體電路的高頻信號進行補償，保持在高頻下電路的穩定；

快速瞬態響應電路，用于在負載變化時進行快速調節，提高電路的瞬態響應能力，減小輸出電壓穩定時間；

功率模塊，連接于頻率補償電路和快速瞬態響應電路的輸出端，用于驅動大電流。

2.根據權利要求1所述的一種高PSRR雙環路LDO電路，其特征在于：所述功率模塊設置為PMOS管。

3.根據權利要求1所述的一種高PSRR雙環路LDO電路，其特征在于：包括PMOS管PM1～PMOS管PM12、NMOS管NM1～NMOS管NM8、電容C1～電容C5以及電阻R1～電阻R11；

其中，誤差放大器包括PMOS管PM2～PMOS管PM5、NMOS管NM1、NMOS管NM2、NMOS管NM4、NMOS管NM5以及NMOS管NM10；

頻率補償電路和快速瞬態響應電路構成的整體包括PMOS管PM1和PMOS管PM6～PMOS管PM12、NMOS管NM3～NMOS管NM8、電容C1～電容C5以及電阻R1～電阻R4以及電阻R7～電阻R11。

4.根據權利要求3所述的一種高PSRR雙環路LDO電路，其特征在于：所述PMOS管PM1～PMOS管PM12均設置為單極型PMOS管，NMOS管NM1～NMOS管NM8均設置為單極型NMOS管。

5.根據權利要求3所述的一種高PSRR雙環路LDO電路，其特征在于：所述誤差放大器中，PMOS管PM2的柵極連接PMOS管PM3的柵極，源極連接VDD，漏極連接NMOS管NM3的漏極；

PMOS管PM3的柵極連接PMOS管PM2的柵極，源極連接VDD，漏極連接NMOS管NM1的漏極；

PMOS管PM4的柵極連接PMOS管PM5的柵極，源極連接VDD，漏極連接NMOS管NM2的漏極；

PMOS管PM5的柵極連接PMOS管PM6的柵極，源極連接VDD，漏極連接NMOS管NM6的漏極；

NMOS管NM1的柵極連接偏置電壓V_bn1，源極連接NMOS管NM4的漏極，漏極連接PMOS管PM3的漏極；

NMOS管NM2的柵極連接NMOS管NM1的柵極和偏置電壓V_bn1,源極連接NMOS管NM5的漏極，漏極連接PMOS管PM4的漏極。

6.根據權利要求3所述的一種高PSRR雙環路LDO電路，其特征在于：所述頻率補償電路和快速瞬態響應電路構成的整體中，PMOS管PM1的柵極連接參考電壓V_REF，源極連接VDD，漏極連接電容C1的一端；

PMOS管PM6的柵極連接輸出電壓V_out，源極連接VDD，漏極連接電容C2的一端；

PMOS管PM7的柵極連接PMOS管PM8的柵極和PMOS管PM9的漏極，源極連接電阻R7的一端，漏極連接PMOS管PM9的源極；

PMOS管PM8的柵極連接PMOS管PM7的柵極，源極連接電阻R8的一端，漏極連接電阻PMOS管PM10的源極；

PMOS管PM9的柵極連接PMOS管PM10的柵極，源極連接PMOS管PM7的漏極，漏極連接NMOS管NM7的漏極；

PMOS管PM10的柵極連接PMOS管PM9的柵極，源極連接PMOS管PM8的漏極，漏極連接NMOS管NM8的漏極；

PMOS管PM11的柵極連接電容C5和電阻R9的一端，源極連接電源VDD，漏極連接PMOS管PM12的源極；

PMOS管PM12的柵極連接電容C5的另一端，源極連接PMOS管PM11的漏極，漏極連接電阻R10的一端；

NMOS管NM3的柵極連接NMOS管NM1的漏極和電阻R5的一端，漏極連接PMOS管PM2的漏極，源極連接電阻R1的一端和電容C3的一端；

NMOS管NM4的柵極連接電阻R5的另一端和NMOS管NM5的柵極，漏極連接NMOS管NM1的源極，源極連接電阻R2的一端；

NMOS管NM5的柵極連接電阻R6的一端，漏極連接NMOS管NM2的源極，源極連接電阻R3的一端；

NMOS管NM6的柵極連接電阻R6的另一端，漏極連接PMOS管PM5的漏極一端，源極連接電阻R4的一端；

NMOS管NM7的柵極連接NMOS管NM8的柵極和偏置電壓值V_bn1，漏極連接PMOS管PM9的漏極，源極連接PMOS管PM5的漏極和NMOS管NM6的漏極；

NMOS管NM8柵極連接NMOS管NM7的柵極，漏極連接PMOS管PM10的漏極和PMOS管PM12的柵極,源極連接PMOS管PM2的漏極和NMOS管NM3的漏極；

電容C1的一端連接PMOS管PM1的漏極，另一端連接PMOS管PM2的漏極；電容C2的一端連接PMOS管PM6的漏極，另一端連接PMOS管PM5的漏極；電容C3的一端連接NMOS管NM3的源極，另一端連接輸出電壓V_out；電容C4的一端連接PMOS管PM8的源極，另一端連接輸出電壓V_out，電容C5的一端連接PMOS管PM11的柵極，另一端連接PMOS管PM12的柵極；

電阻R5的一端連接NMOS管NM3的柵極，另一端連接NMOS管NM4的柵極；電阻R6的一端連接NMOS管NM5的柵極，另一端連接NMOS管NM6的柵極；電阻R9的一端連接PMOS管PM11的柵極，另一端連接地GND；電阻R10的一端連接PMOS管PM12的漏極，另一端連接輸出電壓V_out和電阻R11的一端；電阻R11的另一端連接地GND。