[發明專利]數據包處理方法及裝置有效
| 申請號: | 202211550851.4 | 申請日: | 2022-12-05 |
| 公開(公告)號: | CN115567460B | 公開(公告)日: | 2023-03-10 |
| 發明(設計)人: | 劉鎮;蔡鵬;周振磊 | 申請(專利權)人: | 恒生電子股份有限公司 |
| 主分類號: | H04L47/34 | 分類號: | H04L47/34;H04L47/24 |
| 代理公司: | 北京智信禾專利代理有限公司 11637 | 代理人: | 張小娜 |
| 地址: | 310053 浙江省杭州市*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 數據包 處理 方法 裝置 | ||
本申請提供數據包處理方法及裝置,其中所述數據包處理方法包括:接收待處理網絡包,其中,待處理網絡包包含至少一個業務數據包,至少一個業務數據包的排序序號為亂序;對每個業務數據包進行分類,獲得第一業務數據包集合和第二業務數據包集合;提取每個業務數據包中的完整業務數據子包,對每個完整業務數據子包進行分類,獲得第一完整業務數據子包集合和第二完整業務數據子包集合;基于第一業務數據包集合和第一完整業務數據子包集合,生成正序業務數據包集合,并基于第二業務數據包集合和第二完整業務數據子包集合,生成完整業務數據包集合;通過對不同類型的業務數據包恢復正序輸出,降低數據輸出的延時問題,提高用戶使用體驗。
技術領域
本申請涉及計算機技術領域,特別涉及數據包處理方法。本申請同時涉及數據包處理裝置,一種計算設備,以及一種計算機可讀存儲介質。
背景技術
在業務處理系統中,基于FPGA(Field Programmable Gate Array,現場可編程邏輯門陣列)的應用處理越來越廣泛。通過使用FPGA的并發處理能力,加速業務數據的獲取。然而,隨著業務處理系統越來越復雜,業務數據的數據包可能會包含著多條業務信息,當業務數據的數據包在傳輸過程中發生亂序時,FPGA需要通過TCP協議中的關鍵字段來保證業務的連續,只有將亂序的數據包解析為正序的數據包,才能進行數據傳輸,這樣就會導致數據輸出的延時問題,降低了業務處理系統的數據處理效率,影響了用戶使用體驗。
發明內容
有鑒于此,本申請實施例提供了數據包處理方法。本申請同時涉及數據包處理裝置,一種計算設備,以及一種計算機可讀存儲介質,以解決現有技術中存在的上述問題。
根據本申請實施例的第一方面,提供了一種數據包處理方法,包括:
接收待處理網絡包,其中,所述待處理網絡包包含至少一個業務數據包,所述至少一個業務數據包的排序序號為亂序;
對每個業務數據包進行分類,獲得第一業務數據包集合和第二業務數據包集合;
提取每個業務數據包中的完整業務數據子包,對每個完整業務數據子包進行分類,獲得第一完整業務數據子包集合和第二完整業務數據子包集合;
基于所述第一業務數據包集合和所述第一完整業務數據子包集合,生成正序業務數據包集合,并基于所述第二業務數據包集合和所述第二完整業務數據子包集合,生成完整業務數據包集合。
根據本申請實施例的第二方面,提供了一種數據包處理裝置,包括:
待處理網絡包接收模塊,被配置為接收待處理網絡包,其中,所述待處理網絡包包含至少一個業務數據包,所述至少一個業務數據包的排序序號為亂序;
數據包分類模塊,被配置為對每個業務數據包進行分類,獲得第一業務數據包集合和第二業務數據包集合;
數據包提取分類模塊,被配置為提取每個業務數據包中的完整業務數據子包,對每個完整業務數據子包進行分類,獲得第一完整業務數據子包集合和第二完整業務數據子包集合;
數據包優選模塊,被配置為基于所述第一業務數據包集合和所述第一完整業務數據子包集合,生成正序業務數據包集合,并基于所述第二業務數據包集合和所述第二完整業務數據子包集合,生成完整業務數據包集合。
根據本申請實施例的第三方面,提供了一種計算設備,包括存儲器、處理器及存儲在存儲器上并可在處理器上運行的計算機指令,所述處理器執行所述計算機指令時實現所述數據包處理方法的步驟。
根據本申請實施例的第四方面,提供了一種計算機可讀存儲介質,其存儲有計算機指令,該計算機指令被處理器執行時實現所述數據包處理方法的步驟。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于恒生電子股份有限公司,未經恒生電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202211550851.4/2.html,轉載請聲明來源鉆瓜專利網。





