[發明專利]半導體器件的制作方法、半導體器件以及晶體管

有效

• 申請號: 202211546019.7
• 申請日: 2022-12-05
• 公開（公告）號: CN115547931B
• 公開（公告）日: 2023-02-14
• 發明（設計）人: 李楊;許春龍;孟娟
• 申請（專利權）人: 合肥晶合集成電路股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 王曉玲

本申請提供了一種半導體器件的制作方法、半導體器件以及晶體管，該方法包括：首先，提供包括相鄰的第一區域以及第二區域的基底，第一區域包括間隔設置的多個第一子區域以及間隔設置的多個第二子區域；然后，對多個第一子區域以及第二區域進行第一預定處理，且使得第二區域的部分形成預備摻雜區域；之后，對多個第二子區域以及預備摻雜區域進行第二預定處理，使得多個第二子區域形成第二摻雜區域，預備摻雜區域形成目標摻雜區域；最后，在基底的部分表面上形成第一器件層，得到第一器件，且在基底的部分表面上形成第二器件層，得到第二器件。保證了第二器件的開啟電壓較小，保證了半導體器件的性能較好。

技術領域

本申請涉及半導體領域，具體而言，涉及一種半導體器件的制作方法、半導體器件以及晶體管。

背景技術

因Native MOS（Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應晶體管）具有較小的開啟電壓，即只需要給一個很小的電壓，器件就可以開啟工作，主要在特定電路中使用。

目前，中壓器件制程工藝的開發中，Native MOS（本征型金屬氧化物半導體晶體管）的設計不需要額外的光罩，它與N+/P+共享源區以及漏區的離子注入時的光罩，且與MV（中壓）NLDD（N Lightly Doped Drain，N型輕摻雜漏極）/PLDD（P型輕摻雜漏極）共享LDD（輕摻雜漏極）光罩，Native NMOS（本征型金屬氧化物半導體N型晶體管）與HPD（高壓P型漂移區）共享Well（阱）光罩。

但是，由于目前Native NMOS和HPD是共享光罩，Native NMOS的Well，即HPD濃度過大，導致Native NMOS的閾值電壓較大，開啟較慢，使得開啟電壓在0.5V左右（一般NativeMOS的開啟電壓＜0.2V），達不到客戶對于Native MOS器件要求。

另外，目前為了降低Native MOS的開啟電壓，一般采用降低Native NMOS Well的摻雜量，即減少HPD的摻雜量，可達到降低開啟電壓的目的，比如，當HPD減少1/2時，開啟電壓可以降低到0.2V左右。

但是，如果通過降低HPD的摻雜量來實現降低開啟電壓的目的，就需要增加光罩，來達到Native NMOS的HPD和其他區域的HPD實現兩種不同的注入濃度的目的，而增加光罩的同時會增加制程過程，提高制造成本。

在背景技術部分中公開的以上信息只是用來加強對本文所描述技術的背景技術的理解，因此，背景技術中可能包含某些信息，這些信息對于本領域技術人員來說并未形成在本國已知的現有技術。

發明內容

本申請的主要目的在于提供一種半導體器件的制作方法、半導體器件以及晶體管，以解決現有技術中的耗盡型晶體管的開啟電壓較大以及成本較高的問題。

根據本發明實施例的一個方面，提供了一種半導體器件的制作方法，所述方法包括：提供基底，所述基底包括相鄰的第一區域以及第二區域，其中，所述第一區域包括間隔設置的多個第一子區域以及間隔設置的多個第二子區域；對多個所述第一子區域以及所述第二區域進行第一預定處理，使得多個所述第一子區域形成第一摻雜區域，且所述第二區域的部分形成預備摻雜區域；對多個所述第二子區域以及所述預備摻雜區域進行第二預定處理，使得多個所述第二子區域形成第二摻雜區域，且所述預備摻雜區域形成目標摻雜區域，所述第一預定處理以及所述第二預定處理分別包括離子注入，所述第一預定處理與所述第二預定處理的摻雜類型不同，且所述第一預定處理與所述第二預定處理的摻雜濃度不同；在所述基底的部分表面上形成第一器件層，得到第一器件，且在所述基底的部分表面上形成第二器件層，得到第二器件，其中，所述第一器件層在所述基底中的投影位于所述第一摻雜區域或者所述第二摻雜區域中，所述第二器件層在所述基底中的投影位于所述目標摻雜區域中。