[發明專利]一種片上時鐘振蕩器電路及振蕩頻率控制方法

有效

• 申請號: 202211512965.X
• 申請日: 2022-11-30
• 公開（公告）號: CN115529024B
• 公開（公告）日: 2023-03-17
• 發明（設計）人: 王建軍;劉華;朱定飛;盧昌鵬
• 申請（專利權）人: 上海海櫟創科技股份有限公司
• 主分類號: H03K3/012
• 分類號: H03K3/012;H03K3/013;H03K3/037
• 代理公司: 上海和華啟核知識產權代理有限公司 31339
• 代理人: 王仙子

1.一種片上時鐘振蕩器電路，其特征在于，包括：參考阻抗模塊、阻抗比較模塊、時鐘振蕩核心模塊、時鐘信號分頻模塊、時鐘信號處理模塊和時鐘等效阻抗模塊；

所述時鐘振蕩核心模塊與所述時鐘信號分頻模塊相連，所述時鐘振蕩核心模塊輸出時鐘信號，所述時鐘信號分頻模塊將所述時鐘信號分頻；

所述時鐘信號處理模塊與所述時鐘信號分頻模塊和時鐘等效阻抗模塊均相連，并將分頻后的時鐘信號轉換為兩相非重疊時鐘開關信號；

所述時鐘等效阻抗模塊與所述參考阻抗模塊和所述阻抗比較模塊均相連；所述時鐘等效阻抗模塊將所述兩相非重疊時鐘開關信號轉化為與時鐘頻率相關的開關電容等效阻抗，并將所述開關電容等效阻抗傳輸至所述阻抗比較模塊；

所述阻抗比較模塊包括第三放大器和第六NMOS管所述第三放大器的正輸入端接一參考電壓，所述第三放大器的輸出端與所述第六NMOS管的柵極相連，所述第三放大器的負輸入端與所述第六NMOS管的源極均通過所述時鐘等效阻抗模塊接地；所述第六NMOS管的漏極通過所述參考阻抗模塊連接電源電壓；所述阻抗比較模塊對所述開關電容等效阻抗與所述參考阻抗模塊的參考阻抗進行比較，產生一誤差控制信號；

所述阻抗比較模塊與所述時鐘振蕩核心模塊相連，并將所述誤差控制信號傳輸至所述時鐘振蕩核心模塊，所述時鐘振蕩核心模塊根據所述誤差控制信號動態控制所述時鐘信號的頻率；所述阻抗比較模塊還包括第一電阻和第三電容，所述第六NMOS管的漏極還通過所述第一電阻連接所述時鐘振蕩核心模塊，所述第三電容一端連接在所述第一電阻與所述時鐘振蕩核心模塊之間，另一端接地。

2.如權利要求1所述的片上時鐘振蕩器電路，其特征在于，所述時鐘信號處理模塊包括第一與非門、第二與非門、第一開關、第二開關和多個緩沖器；

所述第一與非門的一輸入端與所述時鐘信號分頻模塊相連，所述第一與非門的輸出端通過至少一個緩沖器連接第一開關；所述第一與非門的輸出端還通過至少一個緩沖器連接所述第二與非門的一輸入端；

所述第二與非門的輸出端通過至少一個緩沖器連接第二開關；所述第二與非門的輸出端還通過至少一個緩沖器連接所述第一與非門的另一輸入端；所述第二與非門的另一輸入端通過至少一個緩沖器與所述時鐘信號分頻模塊相連；

所述第一開關輸出第一時鐘開關信號；所述第二開關輸出第二時鐘開關信號。

3.如權利要求2所述的片上時鐘振蕩器電路，其特征在于，

所述第一與非門的輸出端與所述第一開關之間連接兩個所述緩沖器；所述第一與非門的輸出端與所述第二與非門的輸入端之間連接四個所述緩沖器；所述第二與非門的輸出端與所述第二開關之間連接兩個所述緩沖器；所述第二與非門的輸出端與所述第一與非門的輸入端之間連接四個所述緩沖器。

4.如權利要求1所述的片上時鐘振蕩器電路，其特征在于，所述參考阻抗模塊包括第一NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第一參考電阻、第一放大器和第二放大器；

所述第一放大器的正輸入端接一參考電壓，輸出端接所述第一NMOS管的柵極；

所述第一NMOS管的源極通過所述第一參考電阻接地，所述第一放大器的負輸入端通過所述第一參考電阻接地；

所述第一NMOS管的漏極與所述第一PMOS管的漏極相連，所述第一PMOS管的源極與所述第二PMOS管的源極相連，并接工作電壓；所述第一PMOS管的漏極與柵極短接，所述第一PMOS管的柵極與所述第二PMOS管的柵極相連；所述第二PMOS管的漏極與所述第三PMOS管的源極相連，所述第三PMOS管的漏極連接所述阻抗比較模塊；

所述第二放大器的輸出端連接所述第三PMOS管的柵極，正輸入端連接在所述第二PMOS管的漏極和所述第三PMOS管的源極之間，負輸入端連接所述第一NMOS管的漏極。