[發明專利]一種熱電優化的鰭式氧化鎵MOSFET結構及制作方法

在審

• 申請號: 202211510940.6
• 申請日: 2022-11-29
• 公開（公告）號: CN115732563A
• 公開（公告）日: 2023-03-03
• 發明（設計）人: 李園;李佳寧;陸小力;何云龍;馬曉華;趙元富;郝躍
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/40;H01L29/06;H01L21/336;H01L23/367
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 王丹

本發明涉及一種熱電優化的鰭式氧化鎵MOSFET結構及制作方法，該MOSFET結構包括：β?Ga₂O₃襯底、β?Ga₂O₃非故意摻雜外延層、導電溝道層、柵介質層、源電極、漏電極、柵電極和若干場籠，導電溝道層和β?Ga₂O₃非故意摻雜外延層中貫穿有沿著柵寬方向分布的若干梯形凹槽，相鄰梯形凹槽之間的導電溝道層形成斜鰭柵，斜鰭柵靠近源電極的邊與靠近漏電極的邊平行；柵介質層覆蓋導電溝道層和若干梯形凹槽；源電極位于導電溝道層的一端，漏電極位于導電溝道層的另一端；柵電極位于部分梯形凹槽和部分斜鰭柵對應的柵介質層上，且位于若干梯形凹槽和源電極之間的柵介質層上；若干場籠分布于漏電極和斜鰭柵之間的柵介質層上。該結構降低了氧化鎵MOSFET結構的電場峰值，降低了器件的工作溫度。

技術領域

本發明屬于微電子技術領域，具體涉及一種熱電優化的鰭式氧化鎵MOSFET結構及制作方法。

背景技術

在大規模推廣GaN和SiC功率器件的過程中，由于襯底生產技術的限制，大面積本征導電襯底成本過高與電力電子市場高復合增長率的剛需矛盾日益顯著，這為新型氧化鎵(Ga₂O₃)超寬禁帶半導體的發展創造了機遇。Ga₂O₃的帶隙為4.6–4.9eV，其超寬帶隙理論上可實現比寬帶隙材料氮化鎵(GaN)和碳化硅(SiC)高2倍以上的大臨界電場(8MV/cm)。由于其巴利加優值(BFOM)是硅的3000倍、SiC的10倍、GaN的4倍，在功率開關應用中使用Ga₂O₃功率器件的性能理論上會得到顯著提升。而且，目前高質量熔融生長的Ga₂O₃基板已有商業化的產品。因此，β-Ga₂O₃已成為下一代電力電子器件的主要候選材料。

然而，Ga₂O₃材料的低各向異性熱導率(300K時為11～27W/m K)引起的器件過熱問題已成為該技術走向成熟的一個主要障礙，除非利用電熱協同設計技術，通過優化器件級結構設計和采用雙面散熱(頂、底部熱管理)的解決方案克服這一熱挑戰，否則新興Ga₂O₃功率器件將無法實現BFOM建議的優異電氣性能。

目前，一些實驗和仿真研究報告了β-Ga₂O₃晶體管的電熱協同設計策略。底部冷卻方法(微流道冷卻)和頂部冷卻方法(空氣射流沖擊冷卻和倒裝封裝集成)被證實可以有效緩解β-Ga₂O₃晶體管的自熱效應。除此之外，將β-Ga₂O₃轉移到高導熱性的金剛石、碳化硅襯底上亦可有效緩解β-Ga₂O₃晶體管的自熱效應。研究證實，將200μmβ-Ga₂O₃襯底替換為50μm銅(Cu)基板可以同時提高β-Ga₂O₃晶體管的熱特性和電特性表現。值得注意的是，這些開創性研究的重點均基于添加或改變β-Ga₂O₃晶體管頂部封裝和底部配置的熱管理策略。

但前述依賴于添加或改變β-Ga₂O₃晶體管頂部封裝和底部配置的熱管理策略，均建立在高成本的散熱封裝技術和高性能要求的異質外延集成技術上。一方面，空氣射流封裝和金剛石、碳化硅異質襯底雖展現出了良好的熱管理效果，但由于成本較高，削弱了基于氧化鎵材料的高壓大功率器件低成本的潛在優勢。另一方面，異質外延集成熱管理技術目前工業成品率不高，且異質界面的諸多可靠性問題在超寬禁帶半導體功率器件極具優勢的高壓大功率應于場景下，仍面臨諸多問題和挑戰。

因此，必須進一步開發適用于Ga₂O₃器件的電熱協同設計解決方案，以使該類器件在標稱電器工況下以可接受的結溫工作。