[發(fā)明專利]一種基于國產(chǎn)化FPGA芯片的波束形成方法

在審

• 申請?zhí)枺?/td>: 202211454637.9
• 申請日: 2022-11-21
• 公開（公告）號: CN115758964A
• 公開（公告）日: 2023-03-07
• 發(fā)明（設(shè)計(jì)）人: 陳偉;俞傳富;夏夢月
• 申請（專利權(quán)）人: 海鷹企業(yè)集團(tuán)有限責(zé)任公司
• 主分類號: G06F30/331
• 分類號: G06F30/331;G01S7/52
• 代理公司: 無錫派爾特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 32340
• 代理人: 楊強(qiáng)

1.一種基于國產(chǎn)化FPGA芯片的波束形成方法，其特征在于，包括：

基帶數(shù)據(jù)讀入后，首先經(jīng)過解包處理，保存至FPGA內(nèi)的分布式存儲器中；每個分布式存儲器保存M個通道的基帶數(shù)據(jù)，F(xiàn)PGA中共設(shè)有N個分布式存儲器，F(xiàn)PGA單元同時進(jìn)行多個通道的波束形成運(yùn)算；

波束形成按近、遠(yuǎn)場運(yùn)算：

S米以內(nèi)實(shí)時計(jì)算每個通道的相移系數(shù)；

S米至滿量程，相移系數(shù)采用FPGA內(nèi)部存儲方式。

2.如權(quán)利要求1所述的一種基于國產(chǎn)化FPGA芯片的波束形成方法，其特征在于，遠(yuǎn)場的所述相移系數(shù)采用FPGA內(nèi)部存儲器存儲方式，使用N個BLOCKRAM進(jìn)行存儲；對于進(jìn)場目標(biāo)，逐點(diǎn)計(jì)算相移系數(shù)。

3.如權(quán)利要求2所述的一種基于國產(chǎn)化FPGA芯片的波束形成方法，其特征在于，所述逐點(diǎn)計(jì)算相移系數(shù)的過程具體包括：

假設(shè)A點(diǎn)為波束成像點(diǎn)，B點(diǎn)為陣元點(diǎn)，BX對應(yīng)于當(dāng)前使用的通道，d為焦面離線陣的距離，A點(diǎn)坐標(biāo)Ax＝sinθ，Ay＝cosθ，d對應(yīng)于當(dāng)前處理的行數(shù)，則波束點(diǎn)到各陣元的距離，能夠由計(jì)算得出。

4.如權(quán)利要求3所述的一種基于國產(chǎn)化FPGA芯片的波束形成方法，其特征在于，每次距離求解消耗兩次三角運(yùn)算、兩次加減法運(yùn)算、兩次平方運(yùn)算以及一次開方運(yùn)算，求出波束點(diǎn)到給陣元的長度后，進(jìn)而計(jì)算與參考點(diǎn)之間的長度差值，最后通過查找表或CORDIC算法分別計(jì)算出正弦相移和余弦相移系數(shù)。

5.如權(quán)利要求4所述的一種基于國產(chǎn)化FPGA芯片的波束形成方法，其特征在于，M1個通道復(fù)用一個MAC單元，MAC運(yùn)算速度為V，經(jīng)過并行加法器運(yùn)算后輸出波束數(shù)據(jù)的實(shí)部，輸出速率為Vs；波束虛部計(jì)算與實(shí)部計(jì)算相同，實(shí)、虛部求模后形成16位定點(diǎn)波束數(shù)據(jù)，每計(jì)算一個波束數(shù)據(jù)即以DMA方式傳至DSP的DDR中。