[發明專利]一種基于自適應芯片的鄰域相連異構設計方法

在審

• 申請號: 202211448688.0
• 申請日: 2022-11-18
• 公開（公告）號: CN115640772A
• 公開（公告）日: 2023-01-24
• 發明（設計）人: 王相偉
• 申請（專利權）人: 山東芯合機器人科技有限公司
• 主分類號: G06F30/39
• 分類號: G06F30/39;G06F30/34;G06F30/27;G06F111/04;G06F111/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明涉及微電子技術鄰域，具體為一種基于自適應芯片的鄰域相連異構設計方法。本發明的具體步驟為，首先建立集成化異構芯片結構，并采用自適應神經網絡算法進行異構芯片的層間數據流傳輸，之后在單個芯片中建立動態數據管理框架，進行數據的調度與處理。本發明通過對機器人控制芯片的結構與控制方法進行改進，用以更好的優化并提高了機器人控制芯片的運行速度，數據處理與數據通信能力。通過將自適應算法與鄰域相異構技術相互結合，用以用更快捷的方式對具有不同特征的控制數據進行數據之間的整合與傳輸，實現提高芯片運算速率，提升大規模數據的集成化處理效率的問題。

技術領域

本發明涉及微電子技術鄰域，具體為一種基于自適應芯片的鄰域相連異構設計方法。

背景技術

現階段，隨著芯片的應用逐漸從計算機電子行業向工業智能化與生產控制中發展，芯片的研發目標也逐漸向高度集成化，高計算能力和低廉的價格進軍，異構芯片是一種將多種處理器進行整合形成的一種新型控制架構，其具有單一芯片控制時所不具有的處理數據存儲空間大，多線任務并行處理，數據處理效率更高的優勢，同時可以嵌入更多的優化功能，提升芯片的應用鄰域和執行效果。

公開號為CN113725153A的中國專利，提供了一種多層多芯片扇出型三維集成封裝方法及結構，通過對芯片的封裝工藝進行改進，與現有的封裝工藝相兼容，用以更好的減少封裝后的翹曲問題。公開號為CN113204502A的中國專利，提供了一種異構加速計算優化方法、裝置、設備及可讀存儲介質，此專利中通過進行明文狀態與密文狀態的轉換，從而更好的提高處理器內數據的計算效率。

但是現有的異構芯片的數據處理過程中，存在異構架構中各層與層之間相關性較差，鄰域相連處難以融合的情況發生，從而造成單個處理器具有一定的數據處理能力，但是整體架構下的數據流傳輸與數據通訊的效率較慢，甚至會出現通訊中斷的問題，造成異構封裝檢測的異常增加，整體使用情況較差的問題，針對現有的技術中存在的問題，本發明中提供了一種基于自適應芯片的鄰域相連異構設計方法。

發明內容

針對上述存在的問題，本發明提供了一種基于自適應芯片的鄰域相連異構設計方法，具體步驟為，首先建立集成化異構芯片結構，并采用自適應神經網絡算法進行異構芯片的層間數據流傳輸，之后在單個芯片中建立動態數據管理框架，進行數據的調度與處理。

具體的，將深度學習算法應用于單個芯片的數據處理與計算的過程中，會存在單個芯片的運算能力有限，無法承載深度學習框架運行的問題，從而限制了單個芯片的數據處理與計算能力，但是進行芯片異構處理后，通過將深度學習的解算過程由多個并行的處理器承擔，用以提高集成框架整體的運算能力，以此提升數據處理與解算的效果。

優選的，所述的集成化異構芯片結構中，建立了鄰域相連異構計算平臺。

優選的，所述的鄰域相連異構計算平臺，具體分為硬件管理模塊與軟件管理模塊。

優選的，所述的硬件管理模塊中，在集成化異構芯片中建立基于主控芯片與并行處理芯片的處理框架；其中所述的并行處理芯片為多個，具體的，所述的主控芯片可選用cpu（Central Processing Unit），所述的并行處理芯片可選用計算能力更強的FPGA(FieldProgrammable Gate Array)的組合方式。

優選的，所述的主控芯片主要進行數據采集，數據流的向下傳輸以及數據回傳操作，所述的并行處理芯片主要用于數據的解算。

優選的，所述的數據的解算由并行處理芯片共同執行，用以處理基于自適應神經網絡算法的層間權值計算，從而保證鄰域相連部分的相關性。

優選的，所述的并行處理芯片與主控芯片可進行同時的數據讀取與數據傳輸的通信模式。

優選的，所述的動態數據管理框架中，建立了多目標預測控制算法。

優選的，所述的多目標預測控制算法中，進行單個并行處理芯片中數據信息的采集。