[發明專利]用來執行用于機器學習的浮點和整數操作的指令和邏輯

在審

• 申請號: 202211446828.0
• 申請日: 2018-04-27
• 公開（公告）號: CN115826916A
• 公開（公告）日: 2023-03-21
• 發明（設計）人: H.考爾;M.A.安德斯;S.K.馬修;姚安邦;J.雷;P.T.唐;M.S.斯特里克蘭德;X.陳;T.斯派斯曼;A.R.阿普;A.科克;K.辛哈;B.溫布;N.C.G.馮博里斯;E.努爾維塔迪;R.巴里克;T-H.林;V.蘭加納坦;S.雅哈吉達爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F7/57
• 分類號: G06F7/57
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜

1.一種圖形處理單元，包括：

具有單指令多線程(SIMT)架構的多處理器，所述多處理器用于跨所述多處理器的多個線程執行至少一個單個指令；以及

包括在所述多處理器內的第一計算單元，所述至少一個單個指令使得所述第一計算單元執行二維矩陣乘法累加操作，其中，執行所述二維矩陣乘法累加操作包括計算16位操作數的中間乘積并且基于所述中間乘積來計算32位和；

其中，為了基于所述中間乘積來計算32位和，所述第一計算單元被配置為：

執行兩個或更多個16位操作數的浮點乘法，以生成所述中間乘積，其中，所述中間乘積大于16位但小于32位；

基于所述中間乘積來計算和，以生成中間和；以及

通過將所述中間和轉換成32位結果來計算所述32位和，其中，所述轉換包括減少尾數位數。

2.如權利要求1所述的圖形處理單元，所述多處理器用于執行線程組的并行線程，所述線程組中的每個線程具有獨立的線程狀態。

3.如權利要求2所述的圖形處理單元，所述多處理器包括調度器，其用于將所述線程組的并行線程調度到所述多處理器內的多個計算單元。

4.如權利要求3所述的圖形處理單元，所述多處理器內的多個計算單元包括用于執行整數操作的第二計算單元，所述調度器用于將浮點操作調度到所述第一計算單元并且將整數操作調度到所述第二計算單元，其中，所述多處理器用于同時在所述第一計算單元上執行浮點操作并且在所述第二計算單元上執行整數操作。

5.如權利要求4所述的圖形處理單元，其中，所述多處理器用于同時以第一精度在所述第一計算單元上執行第一浮點操作并且以第二精度執行第二浮點操作。

6.如權利要求1所述的圖形處理單元，所述第一計算單元還包括一個或多個移位器，其用于歸一化或對齊中間結果。

7.如權利要求6所述的圖形處理單元，所述第一計算單元還能配置為通過將所述中間和轉換成16位結果來計算16位和。

8.如權利要求7所述的圖形處理單元，所述16位結果包括5位指數或8位指數。

9.一種數據處理系統，包括：

圖形處理單元，其包括具有單指令多線程(SIMT)架構的多處理器，所述多處理器用于跨所述多處理器的多個線程執行至少一個單個指令；

包括在所述多處理器內的第一計算單元，所述至少一個單個指令使得所述第一計算單元執行二維矩陣乘法累加操作，其中，執行所述二維矩陣乘法累加操作包括計算16位操作數的中間乘積并且基于所述中間乘積來計算32位和；以及

存儲器，其與所述圖形處理單元通信地耦合；

其中，為了基于所述中間乘積來計算32位和，所述第一計算單元被配置為：

執行兩個或更多個16位操作數的浮點乘法，以生成所述中間乘積，其中，所述中間乘積大于16位但小于32位；

基于所述中間乘積來計算和，以生成中間和；以及

通過將所述中間和轉換成32位結果來計算所述32位和，其中，所述轉換包括減少尾數位數。

10.如權利要求9所述的數據處理系統，所述多處理器用于執行線程組的并行線程，所述線程組中的每個線程具有獨立的線程狀態。

11.如權利要求10所述的數據處理系統，所述多處理器包括調度器，其用于將所述并行線程調度到所述多處理器內的多個計算單元。

12.如權利要求11所述的圖形處理系統，所述多處理器內的多個計算單元包括用于執行整數操作的第二計算單元，所述調度器用于將浮點操作調度到所述第一計算單元并且將整數操作調度到所述第二計算單元，其中，所述多處理器用于同時在所述第一計算單元上執行浮點操作并且在所述第二計算單元上執行整數操作。