[發(fā)明專利]一種PCIE設備管理方法、裝置、設備及可讀存儲介質

在審

• 申請?zhí)枺?/td>: 202211412203.2
• 申請日: 2022-11-11
• 公開（公告）號: CN115658158A
• 公開（公告）日: 2023-01-31
• 發(fā)明（設計）人: 鄭媛
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F9/4401
• 分類號: G06F9/4401;G06F13/10;G06F13/42
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 崔俊紅

本申請涉及計算機領域，公開了一種PCIE設備管理方法、裝置、設備和可讀存儲介質，包括當BIOS在啟動過程IIO初始化階段，確定PCIE設備與IIO根端口的鏈路訓練未完成時，將IIO根端口對應的橋控制寄存器的輔助總線復位值寫1，以控制IIO根端口觸發(fā)熱重置；判斷PCIE配置空間中鏈路狀態(tài)寄存器的狀態(tài)參數(shù)是否滿足預設條件；預設條件為數(shù)據(jù)鏈路層鏈路激活值為1，且當前鏈路速度為預設速度且協(xié)商鏈路帶寬為預設帶寬；若滿足，則控制IIO根端口與PCIE設備再次進行鏈路訓練，以使IIO根端口識別PCIE設備；若不滿足，則發(fā)出預警信息。本申請BIOS在啟動過程IIO初始化階段對丟失的PCIE設備恢復識別。

技術領域

本申請涉及計算機領域，特別是涉及一種PCIE設備管理方法、裝置、設備及計算機可讀存儲介質。

背景技術

BIOS(Basic Input Output System，基本輸入輸出系統(tǒng))，作為固化到計算機內主板上一個ROM芯片上的程序，實現(xiàn)開機啟動過程對服務器主板上的處理器、內存、芯片組以及各種輸入輸出設備的初始化，為計算機提供最底層的硬件設置和控制，同時也可以為服務器的故障診斷提供最直接信息和最快速的修復。

處理器的IIO(Integrated Input/Output module，集成IO模組)提供PCIE(peripheral component interconnect express，高速串行計算機擴展總線標準)接口，BIOS啟動到對IIO初始化時，會對IIO根端口和PCIE設備的鏈路進行檢測。當PCIE設備在啟動過程中丟失，目前在啟動到系統(tǒng)下才能發(fā)現(xiàn)PCIE設備丟失，此時，需要從硬件軟件各方面進行系統(tǒng)分析，硬件方面從主板、PCIE設備、連接PCIE設備接口(例如riser卡、背板等)以及信號質量等方面進行分析，軟件方面從代碼缺陷、編寫調試代碼輔助硬件進行問題分析。PCIE設備在啟動過程丟失概率比較低，但是一旦出現(xiàn)，復現(xiàn)、調試及分析的時間一般都會耗時比較長，對服務器生產和客戶運維都會有很大影響。

因此，如何解決上述技術問題應是本領域技術人員重點關注的。

發(fā)明內容

本申請的目的是提供一種PCIE設備管理方法、裝置、設備及計算機可讀存儲介質，以避免出現(xiàn)在BIOS啟動過程PCIE設備丟失的問題。

為解決上述技術問題，本申請?zhí)峁┮环NPCIE設備管理方法，包括：

當BIOS在啟動過程IIO初始化階段，確定PCIE設備與IIO根端口的鏈路訓練未完成時，將所述IIO根端口對應的橋控制寄存器的輔助總線復位值寫1，以控制所述IIO根端口觸發(fā)熱重置；

判斷PCIE配置空間中鏈路狀態(tài)寄存器的狀態(tài)參數(shù)是否滿足預設條件；所述預設條件為數(shù)據(jù)鏈路層鏈路激活值為1，且當前鏈路速度為預設速度且協(xié)商鏈路帶寬為預設帶寬；

若所述狀態(tài)參數(shù)滿足所述預設條件，則控制所述IIO根端口與所述PCIE設備再次進行鏈路訓練，以使所述IIO根端口識別所述PCIE設備；

若所述狀態(tài)參數(shù)不滿足所述預設條件，則發(fā)出預警信息。

可選的，若所述狀態(tài)參數(shù)不滿足所述預設條件，則發(fā)出預警信息包括：

若所述狀態(tài)參數(shù)不滿足所述預設條件，則返回將所述IIO根端口對應的橋控制寄存器的輔助總線復位值寫1的步驟；

判斷將所述IIO根端口對應的橋控制寄存器的輔助總線復位值寫1的執(zhí)行次數(shù)是否達到預設次數(shù)閾值；所述預設次數(shù)閾值不小于2；

若所述執(zhí)行次數(shù)達到所述預設次數(shù)閾值，則發(fā)出預警信息。

可選的，發(fā)出預警信息包括：

發(fā)送與所述IIO根端口對應的所述PCIE設備的標識信息至基板管理控制器，以便所述基板管理控制器存儲所述標識信息至SEL日志。