[發(fā)明專利]一種多路PAL制式視頻傳輸顯示裝置及傳輸顯示方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202211324632.4
• 申請(qǐng)日: 2022-10-27
• 公開(kāi)（公告）號(hào): CN115695811A
• 公開(kāi)（公告）日: 2023-02-03
• 發(fā)明（設(shè)計(jì)）人: 劉勇
• 申請(qǐng)（專利權(quán)）人: 天津津航計(jì)算技術(shù)研究所
• 主分類(lèi)號(hào): H04N19/40
• 分類(lèi)號(hào): H04N19/40;H04N19/42;H04N7/18
• 代理公司: 中國(guó)兵器工業(yè)集團(tuán)公司專利中心 11011
• 代理人: 劉二格

本發(fā)明公開(kāi)了一種多路PAL制式視頻傳輸顯示裝置，結(jié)構(gòu)為：PAL制式視頻解碼模塊實(shí)現(xiàn)4路PAL制式模擬攝像頭輸入并將模擬信號(hào)解碼為數(shù)字信號(hào)，通過(guò)BT.656接口傳輸原始視頻信號(hào)到視頻處理模塊；視頻處理模塊完成PAL制式視頻源選擇、視頻拉流、視頻壓縮、視頻傳輸、圖片加載更新；后臺(tái)服務(wù)器處理模塊對(duì)獲取的視頻碼流進(jìn)行解壓縮、顯示，完成視頻遠(yuǎn)程監(jiān)控，更新圖片顯示內(nèi)容；FPGA BT656協(xié)議處理模塊支持6路PAL制式圖片數(shù)據(jù)的接收、解壓、BT656協(xié)議實(shí)現(xiàn)；PAL制式圖片編碼模塊通過(guò)編碼芯片將數(shù)字信號(hào)轉(zhuǎn)化為PAL制式模擬信號(hào)輸出，同時(shí)輸出行場(chǎng)同步信號(hào)。本發(fā)明實(shí)時(shí)、遠(yuǎn)程圖像均可顯示，靈活滿足用戶需求。

技術(shù)領(lǐng)域

本發(fā)明屬于航空計(jì)算機(jī)控制技術(shù)領(lǐng)域，涉及一種多路PAL制式視頻傳輸顯示裝置及傳輸顯示方法。

背景技術(shù)

中國(guó)發(fā)明專利201910938522.9(公開(kāi)了一種基于FPGA的圖像編解碼與網(wǎng)絡(luò)傳輸?shù)姆椒ㄅc裝置。FPGA分別在編、解碼端上位機(jī)的配置指令下，實(shí)現(xiàn)對(duì)JPEG2000編解碼芯片、網(wǎng)絡(luò)通信芯片等的配置和控制。編碼端接收視頻圖像，將其轉(zhuǎn)換為數(shù)字格式，由JPEG2000編碼芯片對(duì)采集到的視頻圖像進(jìn)行編碼。編碼芯片輸出的編碼數(shù)據(jù)經(jīng)緩沖后，被送入以網(wǎng)絡(luò)通信芯片，以生成網(wǎng)絡(luò)數(shù)據(jù)報(bào)文并發(fā)送至以太網(wǎng)。解碼端通過(guò)讀取網(wǎng)絡(luò)通信芯片的網(wǎng)絡(luò)數(shù)據(jù)報(bào)文，實(shí)現(xiàn)以太網(wǎng)上視頻圖像數(shù)據(jù)的接收。解碼端將網(wǎng)絡(luò)報(bào)文數(shù)據(jù)緩沖后送入JPEG2000解碼芯片進(jìn)行圖像解碼，而后還原并顯示視頻圖像。本專利充分發(fā)揮了每個(gè)部分的功能，滿足視頻圖像編解碼的實(shí)時(shí)性及網(wǎng)絡(luò)傳輸?shù)囊蟆Ｔ搶＠皇菍?duì)單路視頻圖像處理壓縮，與本發(fā)明對(duì)視頻碼流進(jìn)行H.265格式的壓縮明顯不同。此外，該專利未體現(xiàn)對(duì)多路視頻輸入和輸出的支持，也不具備實(shí)時(shí)顯示監(jiān)控?cái)?shù)據(jù)并更新顯示圖片功能。

中國(guó)發(fā)明專利201911265045.0提出了一種基于FPGA與壓縮處理器的視頻處理模塊，該發(fā)明包括單片機(jī)，用于產(chǎn)生中斷數(shù)據(jù)和控制命令；視頻輸入單元，用于輸入待處理的視頻數(shù)據(jù)；視頻格式轉(zhuǎn)換模塊，用于根據(jù)所述控制命令將所述視頻數(shù)據(jù)進(jìn)行格式轉(zhuǎn)換，得到解碼數(shù)據(jù)；視頻壓縮模塊，用于根據(jù)所述中斷數(shù)據(jù)對(duì)解碼數(shù)據(jù)進(jìn)行壓縮得到壓縮數(shù)據(jù)并儲(chǔ)存。該專利利用FPGA芯片對(duì)輸入視頻流和視頻輸出驅(qū)動(dòng)進(jìn)行處理，同時(shí)字符疊加配合外部控制板，使其更加靈活和穩(wěn)定；利用高清視頻處理器進(jìn)行視頻的壓縮存儲(chǔ)，高清視頻處理器內(nèi)部的ARM內(nèi)核和壓縮編碼處理器可實(shí)現(xiàn)對(duì)輸入視頻源進(jìn)行實(shí)施壓縮和存儲(chǔ)的穩(wěn)定運(yùn)行。該專利實(shí)現(xiàn)對(duì)視頻的采集、壓縮和存儲(chǔ)，但不具備遠(yuǎn)程監(jiān)控顯示功能，也無(wú)法通過(guò)遠(yuǎn)程后臺(tái)更新需要顯示的圖片。

發(fā)明內(nèi)容

(一)發(fā)明目的

本發(fā)明的目的是：提供一種多路PAL制式視頻傳輸顯示裝置及傳輸顯示方法，實(shí)現(xiàn)多路PAL制式圖片的解壓縮、顯示，圖片顯示內(nèi)容既可以存儲(chǔ)在設(shè)備本地，也可以通過(guò)服務(wù)器遠(yuǎn)程更新圖片內(nèi)容，靈活滿足用戶需求。

(二)技術(shù)方案

為了解決上述技術(shù)問(wèn)題，本發(fā)明提供一種多路PAL制式視頻傳輸顯示裝置，其包括：PAL制式視頻解碼模塊、視頻處理模塊、后臺(tái)服務(wù)器處理模塊、FPGA BT656協(xié)議處理模塊和PAL制式圖片編碼模塊；PAL制式視頻解碼模塊實(shí)現(xiàn)4路PAL制式模擬攝像頭輸入并將模擬信號(hào)解碼為數(shù)字信號(hào)，通過(guò)BT.656接口傳輸原始視頻信號(hào)到視頻處理模塊；視頻處理模塊完成PAL制式視頻源選擇、視頻拉流、視頻壓縮、視頻傳輸、圖片加載更新；后臺(tái)服務(wù)器處理模塊對(duì)獲取的視頻碼流進(jìn)行解壓縮、顯示，完成視頻遠(yuǎn)程監(jiān)控，更新圖片顯示內(nèi)容；FPGABT656協(xié)議處理模塊支持6路PAL制式圖片數(shù)據(jù)的接收、解壓、BT656協(xié)議實(shí)現(xiàn)；PAL制式圖片編碼模塊通過(guò)編碼芯片將數(shù)字信號(hào)轉(zhuǎn)化為PAL制式模擬信號(hào)輸出，同時(shí)輸出行場(chǎng)同步信號(hào)。

本發(fā)明還提供一種多路PAL制式視頻傳輸顯示方法，包括以下步驟：

S1：PAL制式視頻解碼

采用ADI公司的ADV7280A實(shí)現(xiàn)4路PAL制式模擬攝像頭輸入并將模擬信號(hào)解碼為數(shù)字信號(hào)；

S2：視頻處理