[發(fā)明專利]一種加解密速度控制方法、單元和安全芯片電路

在審

• 申請?zhí)枺?/td>: 202211320368.7
• 申請日: 2022-10-26
• 公開（公告）號: CN115632759A
• 公開（公告）日: 2023-01-20
• 發(fā)明（設(shè)計(jì)）人: 張席旗;首南青;樊俊鋒
• 申請（專利權(quán)）人: 深圳市紐創(chuàng)信安科技開發(fā)有限公司
• 主分類號: H04L9/06
• 分類號: H04L9/06
• 代理公司: 深圳鼎合誠知識產(chǎn)權(quán)代理有限公司 44281
• 代理人: 郭燕;彭家恩

本申請公開了一種加解密速度控制方法、單元和安全芯片電路，該方法首先獲取預(yù)設(shè)的完成一次ghash函數(shù)的乘法運(yùn)算所需的計(jì)算時(shí)鐘周期數(shù)N；再依據(jù)參與ghash函數(shù)的乘法運(yùn)算的乘數(shù)X和被乘數(shù)Y的數(shù)據(jù)長度L及計(jì)算時(shí)鐘周期數(shù)N，獲取采用并行方式進(jìn)行g(shù)hash函數(shù)乘法運(yùn)算時(shí)所需的并行計(jì)算位數(shù)M，及對應(yīng)并行計(jì)算位數(shù)M所需MUX的級數(shù)的數(shù)值P；最后設(shè)定級數(shù)的數(shù)值P的MUX完成乘數(shù)X和被乘數(shù)Y的ghash函數(shù)的乘法運(yùn)算，以獲取積Z。由于是采用并行方式進(jìn)行g(shù)hash函數(shù)乘法運(yùn)算，使得ghash函數(shù)乘法運(yùn)算的速度實(shí)現(xiàn)可控，進(jìn)而實(shí)現(xiàn)了加解密速度的可控。

技術(shù)領(lǐng)域

本發(fā)明涉及信息安全和集成電路技術(shù)領(lǐng)域，具體涉及一種加解密速度控制方法、單元和安全芯片電路。

背景技術(shù)

隨著安全芯片技術(shù)的快速發(fā)展，其應(yīng)用領(lǐng)域也越來廣，漸漸融入到人們的日常生活中。如何為用戶提供具有差異的個(gè)性化需求服務(wù)成為安全芯片生產(chǎn)廠商的一個(gè)重要研究方向，例如，生產(chǎn)廠商需依據(jù)用戶等級分別設(shè)置不同的安全加解密處理速度，就像移動運(yùn)營商要依據(jù)客戶的無線數(shù)據(jù)的使用量設(shè)定不同的數(shù)據(jù)傳輸速度一樣。

目前的數(shù)據(jù)加密技術(shù)根據(jù)加密密鑰類型可分私鑰加密（對稱加密）系統(tǒng)和公鑰加密（非對稱加密）系統(tǒng)。對稱加密算法是較傳統(tǒng)的加密體制，通信雙方在加／解密過程中使用他們共享的單一密鑰，鑒于其算法簡單和加密速度快的優(yōu)點(diǎn)，目前仍然是主流的密碼體制之一。對稱加密中的分組密碼具有速度快、易于標(biāo)準(zhǔn)化和便于軟硬件實(shí)現(xiàn)等特點(diǎn)，通常是信息與網(wǎng)絡(luò)安全中實(shí)現(xiàn)數(shù)據(jù)加密、數(shù)字簽名、認(rèn)證及密鑰管理的核心體制，它在計(jì)算機(jī)通信和信息系統(tǒng)安全領(lǐng)域有著最廣泛的應(yīng)用。其中，GCM是一種任二元Galois域使用泛散列提供認(rèn)證加密的分組加密算法，在GCM中包括兩個(gè)基本的操作就是認(rèn)證加密和認(rèn)證解密，這兩個(gè)操作構(gòu)成了GCM全部的功能。GCM加密算法實(shí)現(xiàn)的關(guān)鍵在于AES算法的設(shè)計(jì)實(shí)現(xiàn)和GHASH函數(shù)的實(shí)現(xiàn)，因此GHASH函數(shù)是GCM加密算法最重要的一部分，如何通過對GHASH函數(shù)運(yùn)算的硬件實(shí)現(xiàn)，來達(dá)到對數(shù)據(jù)加解密速度的控制是本申請的主要研究方向。

發(fā)明內(nèi)容

本發(fā)明主要解決的技術(shù)問題是如何基于ghash函數(shù)運(yùn)算的硬件實(shí)現(xiàn)對加解密速度進(jìn)行控制。

根據(jù)第一方面，一種實(shí)施例中提供一種加解密速度控制方法，加解密方式基于ghash函數(shù)運(yùn)算實(shí)現(xiàn)，所述加解密速度控制方法包括：

獲取預(yù)設(shè)的完成一次ghash函數(shù)的乘法運(yùn)算所需的計(jì)算時(shí)鐘周期數(shù)N；

依據(jù)參與所述ghash函數(shù)的乘法運(yùn)算的乘數(shù)X和被乘數(shù)Y的數(shù)據(jù)長度L及所述計(jì)算時(shí)鐘周期數(shù)N，獲取采用并行方式進(jìn)行g(shù)hash函數(shù)乘法運(yùn)算時(shí)所需的并行計(jì)算位數(shù)M；

依據(jù)所述乘數(shù)X和被乘數(shù)Y的數(shù)據(jù)長度L及所述并行計(jì)算位數(shù)M，獲取完成所述ghash函數(shù)乘法運(yùn)算的MUX的級數(shù)的數(shù)值P；

設(shè)定用于所述ghash函數(shù)乘法運(yùn)算的MUX的級數(shù)為數(shù)值P，并完成所述乘數(shù)X和被乘數(shù)Y的ghash函數(shù)的乘法運(yùn)算，以獲取積Z。

根據(jù)第二方面，一種實(shí)施例中提供一種計(jì)算機(jī)可讀存儲介質(zhì)，所述介質(zhì)上存儲有程序，所述程序能夠被處理器執(zhí)行以實(shí)現(xiàn)如第一方面所述的加解密速度控制方法。

根據(jù)第三方面，一種實(shí)施例中提供一種加解密速度控制單元，包括：

速度設(shè)定模塊，用于依據(jù)預(yù)設(shè)的加解密速度設(shè)定完成一次ghash函數(shù)的乘法運(yùn)算所需的計(jì)算時(shí)鐘周期數(shù)N；

位數(shù)獲取模塊，用于依據(jù)參與所述ghash函數(shù)的乘法運(yùn)算的乘數(shù)X和被乘數(shù)Y的數(shù)據(jù)長度L及所述計(jì)算時(shí)鐘周期數(shù)N，獲取采用并行方式進(jìn)行g(shù)hash函數(shù)乘法運(yùn)算時(shí)所需的并行計(jì)算位數(shù)M；

數(shù)值設(shè)定模塊，用于依據(jù)所述乘數(shù)X和被乘數(shù)Y的數(shù)據(jù)長度L及所述并行計(jì)算位數(shù)M，獲取完成所述ghash函數(shù)乘法運(yùn)算的MUX的級數(shù)的數(shù)值P；

加解密計(jì)算模塊，用于選取級數(shù)為數(shù)值P的MUX完成所述乘數(shù)X和被乘數(shù)Y的ghash函數(shù)的乘法運(yùn)算，以獲取積Z。