[發明專利]一種高閾值SiC MOSFET器件和制備方法

在審

• 申請號: 202211297926.2
• 申請日: 2022-10-21
• 公開（公告）號: CN115579380A
• 公開（公告）日: 2023-01-06
• 發明（設計）人: 楊玉珍;張永利;秦鵬海;王進林
• 申請（專利權）人: 深圳佳恩功率半導體有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/78;H01L21/336
• 代理公司: 武漢聚信匯智知識產權代理有限公司 42258
• 代理人: 劉丹

本發明提供了一種高閾值SiCMOSFET器件和制備方法，屬于半導體器件技術領域，該一種高閾值SiCMOSFET器件包括襯底，所述襯底上自下而上依次設有外延層、保護區和漂移層，所述漂移層上設有相對的P+摻雜區，每個所述P+摻雜區內均設有N+摻雜區，所述P+摻雜區和所述N+摻雜區上設有P阱區，且所述P阱區底部的部分厚度嵌入所述P+摻雜區和所述N+摻雜區內，兩個所述N+摻雜區之間設有柵介質層，所述柵介質層上自下而上依次設有氧化層和多晶硅層。可降低SiCMOSFET器件的雜質的補償效應，能夠降低兩個P+摻雜區之間的溝道的雜質散射，進而可提高SiCMOSFET器件電阻的閾值，降低了該溝道的導通電阻，從而提高了器件的導通能力。

技術領域

本發明屬于半導體器件技術領域，具體而言，涉及一種高閾值SiC MOSFET器件和制備方法。

背景技術

第三代半導體碳化硅(SiC)材料，在電力電子器件、半導體照明、探測器和激光器領域展現出巨大的應用潛力。其臨界擊穿電場比Si高近10倍，使得相同電壓下，SiC功率器件具有非常薄的漂移區厚度和較高的摻雜，因此通態電阻大大降低。其次，SiC具有3倍于Si的禁帶寬度和熱導率，因此本征載流子的激發溫度較高，使得前者可以在高溫、高輻照的環境中工作。第三，高熱導率使得電力系統的集成度大大提高。因此，基于寬禁帶SiC材料的電子器件能夠在高溫、大功率、高頻、高輻射等電力電子領域充分發揮節能減排的重要優勢，并將占據重要的技術更新和產品推廣地位。

SiC金屬-氧化物-半導體場效應晶體管(MOSFET)功率器件在商業化進程上不斷取得進步，當前市場上以平面柵結構的MOSFET(DMOSFET)和溝槽柵結構MOSFET(UMOSFET)為代表。作為場控型器件，SiC基MOSFET具有易于驅動、工作頻率高、功率密度高等特點，受到了目前工業級和車規級產品需求的大力推動作用。

然而，現有的SiC MOSFET器件在實際的使用過程中，其抗閾值電壓降低能力較差，進而在使用過程中產生了極大的功耗，因此對SiC MOSFET器件帶來了極大的損耗，容易影響SiC MOSFET器件的使用壽命。

發明內容

本發明實施例提供了一種高閾值SiC MOSFET器件和制備方法，其目的在于解決現有的SiC MOSFET器件在實際的使用過程中抗閾值電壓降低能力較差的問題。

鑒于上述問題，本發明提出的技術方案是：

第一方面，本發明提供一種高閾值SiC MOSFET器件，包括襯底，所述襯底上自下而上依次設有外延層、保護區和漂移層，所述漂移層上設有相對的P+摻雜區，每個所述P+摻雜區內均設有N+摻雜區，所述P+摻雜區和所述N+摻雜區上設有P阱區，且所述P阱區底部的部分厚度嵌入所述P+摻雜區和所述N+摻雜區內，兩個所述N+摻雜區之間設有柵介質層，所述柵介質層上自下而上依次設有氧化層和多晶硅層，在所述P阱區和所述絕緣層上設有源級金屬層。

作為本發明的一種優選技術方案，所述保護區包括自下而上依次設置的第一保護層、第二保護層、第三保護層、第四保護層和第五保護層。

作為本發明的一種優選技術方案，所述第一保護層、所述第二保護層、所述第三保護層、所述第四保護層和所述第五保護層的厚度依次呈倍數遞減。

作為本發明的一種優選技術方案，所述第一保護層的厚度范圍為1400～2000埃，所述第二保護層的厚度范圍為700～1000埃，所述第三保護層的厚度范圍為350～500埃，所述第四保護層的厚度范圍為175～250埃，所述第五保護層的厚度范圍為87.5～125埃。

作為本發明的一種優選技術方案，所述第一保護層、所述第二保護層、所述第三保護層、所述第四保護層和所述第五保護層的摻雜材料為人工晶體或琥珀中的一種。

作為本發明的一種優選技術方案，所述氧化層內設有相對的多晶硅層。