[發明專利]一種模塊化的數據加解密系統架構

在審

• 申請號: 202211295201.X
• 申請日: 2022-10-21
• 公開（公告）號: CN115758397A
• 公開（公告）日: 2023-03-07
• 發明（設計）人: 汪嬙;曲新春;郭慧波;李鳳祥;任艷慧;鄭煦
• 申請（專利權）人: 北京計算機技術及應用研究所
• 主分類號: G06F21/60
• 分類號: G06F21/60;G06F21/62;G06F21/72;G06F21/45
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 劉瑞東

1.一種模塊化的數據加解密系統架構，其特征在于，該系統架構包括系統級處理器芯片、FPGA芯片和非易失性存儲器，系統級處理器芯片包括微處理模塊和管理軟件，FPGA芯片包括算法模塊和FPGA框架軟件；非易失性存儲介質上存儲微處理模塊資源；

FPGA芯片上的軟件包括FPGA框架軟件和算法模塊；FPGA框架軟件負責提供所有對外接口、內部互聯總線、外設調用、時鐘復位資源、以及底層協議解析功能，為FPGA算法模塊提供服務；算法模塊實現具體的業務數據密碼協議解析、密碼算法實現；FPGA框架軟件與算法模塊通過FPGA模塊接口協議進行交互；

處理器芯片上運行實時操作系統，處理器芯片上的軟件包括管理軟件和微處理模塊；管理軟件用于模塊的加載、系統進程的整體調度、密碼資源的管理，包括資源管理模塊、系統控制模塊和FPGA通信模塊，FPGA通信模塊用于接收微處理模塊的數據通過總線接口發送給FPGA；微處理模塊實現密鑰的派生、資源的處理、算法模塊的控制；

算法模塊和微處理模塊的二進制文件為一一對應關系，存儲于FLASH中；

管理軟件啟動后，從FLASH中讀取算法模塊二進制文件，并通過總線接口將算法模塊發送給FPGA框架軟件，FPGA框架軟件將其加載并運行；同時通過調用操作系統相應接口的方式啟動執行微處理模塊，微處理模塊以進程的方式獨立運行于系統中，管理軟件根據實際應用需求對微處理模塊進程優先級進行控制；管理軟件與微處理模塊和FPGA通信模塊進行數據交互，微處理模塊的端口號由管理軟件統一分配，并在啟動時將端口號轉換為字符串傳入main(int argc,char**argv)中，argc指向傳入參數的數量，argv[1]指向傳入參數微處理模塊端口號字符串。

2.如權利要求1所述的模塊化的數據加解密系統架構，其特征在于，算法模塊以二進制bin文件方式存儲。

3.如權利要求1所述的模塊化的數據加解密系統架構，其特征在于，微處理模塊以elf可執行程序方式存儲。

4.如權利要求1所述的模塊化的數據加解密系統架構，其特征在于，管理軟件一次能加載多個微處理模塊，并通過不同的端口號實現與不同微處理模塊的socket通信。

5.如權利要求1所述的模塊化的數據加解密系統架構，其特征在于，FPGA算法模塊軟件與FPGA框架軟件進行管理類資源數據的交互，管理類資源數據包括：密碼算法參數、密鑰、隨機數和算法狀態。

6.如權利要求1所述的模塊化的數據加解密系統架構，其特征在于，微處理模塊還用于狀態的上報、自檢結果的上報。

7.如權利要求1所述的模塊化的數據加解密系統架構，其特征在于，FPGA框架軟件接收外部數據送到算法模塊中進行加解密運算。

8.如權利要求1所述的模塊化的數據加解密系統架構，其特征在于，管理軟件通過AF-INET域UDP協議套接字(socket)與微處理模塊和FPGA通信模塊進行數據交互。