[發明專利]高效低延時的HEVC編碼器數據緩存與處理方法在審
| 申請號: | 202211277789.6 | 申請日: | 2022-10-19 |
| 公開(公告)號: | CN115695806A | 公開(公告)日: | 2023-02-03 |
| 發明(設計)人: | 陳志峰;陳業旺;吳林煌;鐘昌標 | 申請(專利權)人: | 福州時芯科技有限公司 |
| 主分類號: | H04N19/176 | 分類號: | H04N19/176;H04N19/423;H04N19/503;H04N19/186 |
| 代理公司: | 福州元創專利商標代理有限公司 35100 | 代理人: | 丘鴻超;蔡學俊 |
| 地址: | 350108 福建省福州市閩侯縣福州高新*** | 國省代碼: | 福建;35 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 高效 延時 hevc 編碼器 數據 緩存 處理 方法 | ||
1.一種高效低延時的HEVC編碼器數據緩存與處理方法,其特征在于,包括以下步驟:
步驟S1:接收視頻數據,并將RGB888數據格式轉換為YUV444后下采樣為YUV420格式;
步驟S2:計算出當前輸入視頻的分辨率,并將其結果輸出至后續步驟使用;
步驟S3:將YUV420格式的視頻數據以64×64的CTB塊分別將亮度Y分量、色度U、V分量存儲到DDR4給定的地址空間中;
步驟S4:當輸入視頻數據達64行有效像素后向H.265_Encoder/HEVC編碼器內核發出啟動信號,將64×64的原始數據以流水線式讀出到H.265_Encoder;
步驟S5:通過DMA傳輸將編碼器輸出的重構數據以64×64的CTU塊存入DDR4給定的地址空間中;
步驟S6:在幀間編碼時,以CTU為單位讀取重構圖像數據,并根據當前分辨率對圖像做邊緣填充,然后滑動讀取搜索框像素;
步驟S7:將編碼后的碼流實時存儲到DDR4中,每當存入數據滿lKB時產生一次中斷,通知CPU讀取碼流數據并打包成RTP格式,通過UDP發送至目的IP。
2.根據權利要求1所述的高效低延時的HEVC編碼器數據緩存與處理方法,其特征在于:步驟S1具體包括以下步驟:
步驟S11:接收視頻數據后以native video信號格式輸出;
步驟S12:經色彩空間轉換RGB_to_YUV420模塊將RGB888數據轉換為YUV444后,依次下采樣為YUV422、YUV420,色彩轉換公式為:
其中Y為亮度分量;U、V為色度分量;R為紅色通道;G表綠色通道;B表藍色通道;色彩轉換運算在FPGA中實現,將浮點運算轉為定點運算。
3.根據權利要求1所述的高效低延時的HEVC編碼器數據緩存與處理方法,其特征在于:在步驟S2當中,根據接收視頻的行、場同步信號啟動分辨率計算,統計視頻有效像素寬度、高度從而得到分辨率值;當連續丟失兩幀視頻信號時,保持輸出上次統計結果,以避免因輸入接口抖動造成視頻信號丟失的誤判。
4.根據權利要求1所述的高效低延時的HEVC編碼器數據緩存與處理方法,其特征在于:步驟S3具體包括以下步驟:
步驟S31:將亮度分量Y以64×64為單位分發存儲;
步驟S32:兩個32×32的色度分量U、V為一個數據單元分發存儲;
步驟S33:通過地址位控制,將數據以DMA的方式,從AXI_HP口寫入DDR4中。
5.根據權利要求1所述的高效低延時的HEVC編碼器數據緩存與處理方法,其特征在于:在步驟S4中,在FPGA上例化兩個64×64的乒乓RAM,用于存儲從DDR4讀取而來的同屬于同一個CTU的CU、PU數據,以實現使用少量邏輯資源換取降低片外存儲器帶寬壓力與減少編碼器編碼延時。
6.根據權利要求1所述的高效低延時的HEVC編碼器數據緩存與處理方法,其特征在于:步驟S6具體包括以下步驟:
步驟S61:接收當前預測塊在圖像幀中的坐標值;
步驟S62:發起AXI4突發讀信號,根據塊坐標從DDR4中讀取相應的重構圖像數據;
步驟S63:將讀出的數據存儲在80行RAM中;
步驟S64:對圖像做邊緣填充;
步驟S65:輸出填充好的64行搜索框數據;
步驟S66:繼續向下讀取數據填充空閑的16行。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于福州時芯科技有限公司,未經福州時芯科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202211277789.6/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種上料穩定的燈帶拉膠機
- 下一篇:一種柔軟防斷裂光電復合電纜





