[發明專利]改善功函數金屬邊界位移工藝的方法

在審

• 申請號: 202211259506.5
• 申請日: 2022-10-14
• 公開（公告）號: CN115547820A
• 公開（公告）日: 2022-12-30
• 發明（設計）人: 汪丹丹
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/3213
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 劉昌榮

本發明提供一種改善功函數金屬邊界位移工藝的方法,提供襯底，襯底上形成有鰭式結構，在襯底上形成覆蓋鰭式結構的功函數金屬層；利用至少一種預處理氣體電離為等離子體轟擊功函數金屬層，使得功函數金屬層與底部抗反射涂層結合的緊密度增加；形成覆蓋功函數金屬層的底部抗反射涂層以及位于底部抗反射涂層上的光刻膠層；光刻打開光刻膠層及其下方的底部抗反射涂層，使得其下方的功函數金屬層裸露，之后刻蝕去除裸露的功函數金屬層。本發明增加一道等離子體預處理工藝，可以使功函數金屬層與底部抗反射層結合得更緊密，減少濕法刻蝕對底部抗反射層底部側方向的損耗，這樣可以減少功函數金屬層損失，提高器件性能。

技術領域

本發明涉及半導體技術領域，特別是涉及一種改善功函數金屬邊界位移工藝的方法。

背景技術

現有技術先進邏輯芯片工藝中，為了提高器件的性能，會把多晶硅柵極換成金屬柵極。由于多種功函數金屬層(Work Function)需要不同的TiN厚度，例如NLVT(n-type lowVt，N型低閾值電壓)管沒有TiN，PLVT(p-type low Vt，P型低閾值電壓)管中TiN最厚，不同TiN厚度是由光刻定義出需刻蝕的區域，通過濕法刻蝕將不需要的TiN去除掉。但是濕法刻蝕會在底部抗反射涂層(BARC)底部側掏，將需要保留的TiN也被去除掉(如圖1所示)，從而影響器件的閾值電壓，降低產品良率。

為解決上述問題，需要提出一種新型的改善功函數金屬邊界位移工藝的方法。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種改善功函數金屬邊界位移工藝的方法，用于解決現有技術中濕法刻蝕會在底部抗反射涂層底部側掏，將需要保留的功函數金屬層也被去除掉，導致影響器件的閾值電壓，降低產品良率的問題。

為實現上述目的及其他相關目的，本發明提供一種改善功函數金屬邊界位移工藝的方法，包括：

步驟一、提供襯底，所述襯底上形成有鰭式結構，在所述襯底上形成覆蓋所述鰭式結構的功函數金屬層；

步驟二、利用至少一種預處理氣體電離為等離子體轟擊所述功函數金屬層，使得所述功函數金屬層與底部抗反射涂層結合的緊密度增加；

步驟三、形成覆蓋所述功函數金屬層的所述底部抗反射涂層以及位于所述底部抗反射涂層上的光刻膠層；

步驟四、光刻打開所述光刻膠層及其下方的所述底部抗反射涂層，使得其下方的所述功函數金屬層裸露，之后刻蝕去除裸露的所述功函數金屬層。

優選地，步驟一中的所述襯底為硅襯底。

優選地，步驟一中的所述鰭式結構為單晶硅層。

優選地，步驟一中的所述功函數金屬層的材料為氮化鈦。

優選地，步驟二中所述預處理氣體為氮氣與氫氣的混合氣體。

優選地，步驟二中所述氮氣與所述氫氣的體積比為5：1至7：3。

優選地，步驟二中所述氮氣的與所述氫氣的氣體流量之比為500：100ml/min至700：300ml/min。

優選地，步驟二中利用所述氮氣與所述氫氣的混合氣體電離為等離子體轟擊所述功函數金屬層30秒至5分鐘。

優選地，步驟四中所述刻蝕的方法為濕法刻蝕。

優選地，步驟四中通過刻蝕去除裸露的所述功函數金屬層定義出不同的閾值電壓層。

如上所述，本發明的改善功函數金屬邊界位移工藝的方法，具有以下有益效果：

本發明在功函數金屬層形成之后、底部抗反射層形成之前增加一道等離子體預處理工藝，可以使功函數金屬層與底部抗反射層結合得更緊密，減少濕法刻蝕對底部抗反射層底部側方向的損耗，這樣可以減少功函數金屬層損失，提高器件性能。