[發明專利]放電電路、放電方法、存儲器及存儲系統

在審

• 申請號: 202211249672.7
• 申請日: 2022-10-12
• 公開（公告）號: CN115588452A
• 公開（公告）日: 2023-01-10
• 發明（設計）人: 郝巖;魏汝新;雷明鮮;史維華
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C16/30
• 分類號: G11C16/30;G11C16/04
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 徐雯;王黎延

本申請公開一種放電電路、放電方法、存儲器及存儲系統。其中，放電電路包括：控制支路和放電支路；其中，控制支路包括第一控制晶體管；放電支路包括第二控制晶體管；第一控制晶體管串接在待放電節點與第一節點之間；第一節點位于所述第二控制晶體管的受控端的連接線；在待放電節點未放電至目標電壓時，第一控制晶體管在第一使能信號作用下導通；第一控制晶體管的受控端接入第一使能信號；第二控制晶體管串接在待放電節點與地之間；第二控制晶體管的受控端接于第一節點；在第一控制晶體管導通情況下，第二控制晶體管在第一節點的電壓作用下導通，放電支路形成閉合通路，對待放電節點進行放電。

技術領域

本申請涉及集成電路技術領域，尤其涉及一種放電電路、放電方法、存儲器及存儲系統。

背景技術

在集成電路內部存在一些元器件的輸輸出比電源電壓高，在這些元器件不使用時，需要對這些元器件的輸出節點對地放電，比如，在存儲器芯片中，對選中字線提供編程電壓的高壓穩壓器的輸出節點，在其完成一次供電后，需要將該輸出節點對地放電。目前，采用的放電電路比較復雜，且放電電路受邏輯控制影響不能應對突變情況，進而不能達到所需的放電需求。

發明內容

有鑒于此，本申請實施例提供一種放電電路、放電方法、存儲器及存儲系統，以解決上述問題。

為此，本申請的技術方案是這樣實現的：

第一方面，本申請實施例提供一種放電電路，包括：控制支路和放電支路；其中，所述控制支路包括第一控制晶體管；所述放電支路包括第二控制晶體管，其中；

所述第一控制晶體管串接在所述待放電節點與第一節點之間；所述第一節點位于所述第二控制晶體管的受控端的連接線；所述第一控制晶體管的受控端接入第一使能信號；在所述待放電節點未放電至目標電壓時，所述第一控制晶體管在所述第一使能信號作用下導通；

所述第二控制晶體管串接在所述待放電節點與地之間；所述第二控制晶體管的受控端接于所述第一節點；在所述第一控制晶體管導通情況下，所述第二控制晶體管在所述第一節點的電壓作用下導通，所述放電支路形成閉合通路，對所述待放電節點進行放電。

第二方面，本申請實施例還提供一種放電方法，應用于待放電節點的放電電路，所述放電電路包括：控制支路和放電支路；其中，所述控制支路包括串接在所述待放電節點與第一節點之間第一控制晶體管；所述放電支路包括串接在所述待放電節點與地之間的第二控制晶體管；所述第一節點位于所述第二控制晶體管的受控端的連接線；所述第二控制晶體管的受控端接于第一節點；所述放電方法包括：

基于接入的第一使能信號使所述第一控制晶體管導通；所述處于第一狀態的第一使能信號為所述放電電路包含的觸發器基于接收的放電觸發信號生成的；

在所述第一控制晶體管導通的情況下，使得所述第一節點的電壓升高至第一電壓；

在所述第一電壓的作用下，使所述第二控制晶體管導通，使所述放電支路形成閉合通路，對所述待放電節點進行放電。

第三方面，本申請實施例還提供一種存儲器，包括：用于存儲數據的存儲陣列；

以及與所述存儲陣列耦接且被配置為控制所述存儲陣列的外圍電路；其中，

所述外圍電路包括：前述任一項所述的放電電路。

第四方面，本申請實施例還提供一種存儲系統，包括：一個或多個前述的存儲器；以及與所述一個或多個存儲器耦接的存儲器控制器；所述存儲器控制器被配置為控制所述一個或多個存儲器的各種操作。