[發明專利]讀出放大器及其操作方法、存儲器及存儲器系統

在審

• 申請號: 202211247466.2
• 申請日: 2022-10-12
• 公開（公告）號: CN115579031A
• 公開（公告）日: 2023-01-06
• 發明（設計）人: 許聰
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C16/04
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 趙翠萍;吳素花

本公開實施例提供一種讀出放大器，包括：預充電單元、讀出單元、第一開關單元和第二開關單元；預充電單元，耦接存儲單元的第一位線和存儲單元的第二位線；讀出單元，包括第一節點、第二節點、第三節點以及第四節點；其中，電源電壓端耦接至第一節點，電源電壓端耦接至第三節點；第一開關單元，耦接電源電壓端和第二節點；第二開關單元，耦接電源電壓端和第四節點；其中，讀出放大器中第二節點和第四節點在放電階段耦接至相同的電位。

技術領域

本公開涉及半導體技術領域，特別涉及一種讀出放大器及其操作方法、存儲器及存儲器系統。

背景技術

隨著集成電路工藝技術的進步，對芯片的功耗、面積、性能的要求越來越高，例如：特征尺寸和面積不斷減小，電源電壓和功耗不斷降低，速度和精度等性能要求不斷提高。

讀出電路是存儲器設計中的關鍵單元模塊之一，其響應速度和精度直接決定了存儲器讀取數據的時間大小，因此設計一款滿足電路應用要求的讀出電路顯得至關重要。現有的存儲器讀出電路設計難以滿足精度高性能要求。

發明內容

根據本公開實施例的第一方面，提供了一種讀出放大器，包括：預充電單元、讀出單元、第一開關單元和第二開關單元；其中，

所述預充電單元，耦接存儲單元的第一位線和所述存儲單元的第二位線；

所述讀出單元，包括第一節點、第二節點、第三節點以及第四節點；其中，電源電壓端耦接至所述第一節點，所述電源電壓端耦接至所述第三節點；

所述第一開關單元，耦接所述電源電壓端和所述第二節點；

所述第二開關單元，耦接所述電源電壓端和所述第四節點；

其中，所述讀出放大器中所述第二節點和所述第四節點在放電階段耦接至相同的電位。

在一些實施例中，所述讀出放大器，還包括使能信號線；

所述使能信號線，被配置為傳輸使能信號；

所述第一開關單元和所述第二開關單元，還分別耦接所述使能信號線，被配置為在所述使能信號為低電平時可導通，高電平時可關斷。

在一些實施例中，所述第一開關單元包括：第一晶體管；其中，

所述第一晶體管的柵極與使能信號線耦接，所述第一晶體管的第二端與所述第二節點耦接，所述第一晶體管的第一端與所述電源電壓端耦接；

所述第一晶體管，被配置為在接收的所述使能信號線傳輸的使能信號為邏輯低電平時可導通，以使所述電源電壓端與所述第二節點連通。

在一些實施例中，所述第二開關單元包括：第二晶體管；其中，

所述第二晶體管的柵極與使能信號線耦接，所述第二晶體管的第二端與所述第四節點耦接，所述第二晶體管的第一端與所述電源電壓端耦接；

所述第二晶體管，被配置為在接收的所述使能信號線傳輸的使能信號為邏輯低電平時可導通，以使所述電源電壓端與所述第四節點連通。

在一些實施例中，所述第一開關單元和所述第二開關單元均包括P型晶體管。

在一些實施例中，所述讀出放大器，還包括第三開關單元，所述第三開關單元的第一端與所述第二節點耦接，所述第三開關單元的第二端與所述第四節點耦接，所述第三開關單元的第三端與使能信號線耦接；其中，

所述第三開關單元，被配置為可導通，以使所述第二節點的電壓和所述第四節點的電壓相等。

在一些實施例中，所述第三開關單元包括：第三晶體管；其中，所述第三晶體管的柵極與所述使能信號線耦接，所述第三晶體管的第一端與所述第二節點耦接，所述第三晶體管的第二端與所述第四節點耦接；其中，