[發明專利]像素驅動電路及顯示面板

在審

• 申請號: 202211243974.3
• 申請日: 2022-10-11
• 公開（公告）號: CN115641813A
• 公開（公告）日: 2023-01-24
• 發明（設計）人: 曹海明;田超;艾飛;劉廣輝
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: G09G3/3208
• 分類號: G09G3/3208;G09G3/32
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 倪聰聰

1.一種像素驅動電路，其特征在于，包括：

脈寬調制模塊，與第一數據線、第一節點及調制信號源電性連接，用于控制驅動發光器件發光的驅動電流信號的有效脈沖的脈沖寬度；以及

幅值調控模塊，與第二數據線及所述第一節點電性連接，用于控制所述驅動電流信號的所述有效脈沖的幅值；

其中，所述驅動電流信號的所述有效脈沖在對應不同灰階狀態下所具有的所述脈沖寬度不同，且所述驅動電流信號的所述有效脈沖在對應不同灰階狀態下所具有的所述幅值不同。

2.根據權利要求1所述的像素驅動電路，其特征在于，所述調制信號源生成的調制信號為三角波信號。

3.根據權利要求2所述的像素驅動電路，其特征在于，在第一時長內，所述調制信號的伏值小于所述第一數據線傳輸的第一數據信號的伏值；

其中，所述脈沖寬度等于所述第一時長。

4.根據權利要求1所述的像素驅動電路，其特征在于，

在高灰階狀態下，所述驅動電流信號具有多個第一有效脈沖；在低灰階狀態下，所述驅動電流信號具有多個第二有效脈沖；

其中，所述第一有效脈沖的所述脈沖寬度大于所述第二有效脈沖的所述脈沖寬度，所述第一有效脈沖的所述幅值小于所述第二有效脈沖的所述幅值。

5.根據權利要求1所述的像素驅動電路，其特征在于，所述幅值調控模塊電性連接于第一電源端和所述第一節點之間，所述脈寬調制模塊電性連接于所述第一節點和所述發光器件的陽極之間，所述發光器件的陰極與第二電源端電性連接。

6.根據權利要求5所述的像素驅動電路，其特征在于，所述脈寬調制模塊包括：

第一數據寫入單元，與所述第一數據線、第二節點電性連接，用于將所述第一數據線傳輸的第一數據信號傳輸至所述第二節點；

數據轉化單元，與所述第二節點、第三節點電性連接，用于生成電流驅動控制信號，并將所述電流驅動控制信號傳輸至所述第三節點；以及

第一電流驅動單元，與所述第三節點、所述第一節點及所述發光器件電性連接，用于控制所述驅動電流信號的所述有效脈沖的所述脈沖寬度。

7.根據權利要求6所述的像素驅動電路，其特征在于，所述數據轉化單元包括：

第一晶體管，所述第一晶體管的柵極與所述調制信號源電性連接，所述第一晶體管的源極和漏極電性連接于第四節點和第五節點之間；

第二晶體管，所述第二晶體管的柵極與所述第二節點電性連接，所述第二晶體管的源極和漏極中的一個與所述第四節點電性連接；

第三晶體管，所述第三晶體管的柵極與所述第二晶體管的所述源極和所述漏極中的另一個電性連接，所述第三晶體管的源極和漏極電性連接于所述第二晶體管的所述源極和所述漏極中的另一個與第三電源端之間；

第四晶體管，所述第四晶體管的柵極與所述第二晶體管的所述源極和所述漏極中的另一個電性連接，所述第四晶體管的源極和漏極電性連接于所述第五節點與所述第三電源端之間；

第五晶體管，所述第五晶體管的柵極與第四電源端電性連接，所述第五晶體管的源極和漏極電性連接于第五電源端和所述第四節點之間；

第六晶體管，所述第六晶體管的柵極與所述第五節點電性連接，所述第六晶體管的源極和漏極電性連接于第三電源端和所述第三節點之間；以及

第七晶體管，所述第七晶體管的柵極與所述第五節點電性連接，所述第七晶體管的源極和漏極電性連接于第六電源端和所述第三節點之間；

其中，所述第一電源端傳輸的第一電源信號的伏值大于所述第二電源端傳輸的第二電源信號的伏值，所述第三電源端傳輸的第三電源信號的伏值小于所述第五電源端傳輸的第五電源信號的伏值，所述第六電源端傳輸的第六電源信號的伏值大于所述第三電源端傳輸的第三電源信號的伏值。

8.根據權利要求7所述的像素驅動電路，其特征在于，所述第五晶體管為P型晶體管。