[發(fā)明專(zhuān)利]非易失性存儲(chǔ)器件、存儲(chǔ)設(shè)備及其操作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202211243666.0
• 申請(qǐng)日: 2022-10-11
• 公開(kāi)（公告）號(hào): CN116110466A
• 公開(kāi)（公告）日: 2023-05-12
• 發(fā)明（設(shè)計(jì)）人: 金成晉;尹梓洋;尹治元;李仟顏;張基昌
• 申請(qǐng)（專(zhuān)利權(quán)）人: 三星電子株式會(huì)社
• 主分類(lèi)號(hào): G11C16/08
• 分類(lèi)號(hào): G11C16/08;G11C16/24
• 代理公司: 中科專(zhuān)利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 吳曉兵;倪斌

1.一種非易失性存儲(chǔ)器件，包括：

運(yùn)算放大器，被配置為將參考電壓與反饋節(jié)點(diǎn)的電壓進(jìn)行比較；

第一反饋網(wǎng)絡(luò)電路，被配置為通過(guò)響應(yīng)于所述運(yùn)算放大器的輸出電壓對(duì)輸入電壓進(jìn)行分壓來(lái)生成第一輸出電壓，將所述第一輸出電壓施加到第一組字線，并且響應(yīng)于第一反饋信號(hào)將與所述第一輸出電壓相對(duì)應(yīng)的電壓發(fā)送到所述反饋節(jié)點(diǎn)；

第二反饋網(wǎng)絡(luò)電路，被配置為通過(guò)響應(yīng)于所述運(yùn)算放大器的輸出電壓對(duì)所述輸入電壓進(jìn)行分壓來(lái)生成第二輸出電壓，將所述第二輸出電壓施加到第二組字線，并且響應(yīng)于第二反饋信號(hào)將與所述第二輸出電壓相對(duì)應(yīng)的電壓發(fā)送到所述反饋節(jié)點(diǎn)；以及

第三反饋網(wǎng)絡(luò)電路，被配置為通過(guò)響應(yīng)于所述運(yùn)算放大器的輸出電壓對(duì)所述輸入電壓進(jìn)行分壓來(lái)生成第三輸出電壓，將所述第三輸出電壓施加到第三組字線，并且響應(yīng)于第三反饋信號(hào)將與所述第三輸出電壓相對(duì)應(yīng)的電壓發(fā)送到所述反饋節(jié)點(diǎn)。

2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述參考電壓與發(fā)送到所述反饋節(jié)點(diǎn)的電壓相對(duì)應(yīng)地變化。

3.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一反饋網(wǎng)絡(luò)電路、所述第二反饋網(wǎng)絡(luò)電路和所述第三反饋網(wǎng)絡(luò)電路中的每一個(gè)通過(guò)電阻分壓來(lái)對(duì)所述輸入電壓進(jìn)行分壓。

4.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一反饋網(wǎng)絡(luò)電路、所述第二反饋網(wǎng)絡(luò)電路和所述第三反饋網(wǎng)絡(luò)電路在建立時(shí)段期間同時(shí)輸出預(yù)定電平的輸出電壓。

5.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器件，其中，在所述建立時(shí)段之后，所述第一反饋網(wǎng)絡(luò)電路、所述第二反饋網(wǎng)絡(luò)電路和所述第三反饋網(wǎng)絡(luò)電路響應(yīng)于對(duì)應(yīng)的反饋信號(hào)來(lái)順序地執(zhí)行調(diào)節(jié)操作。

6.根據(jù)權(quán)利要求4所述的非易失性存儲(chǔ)器件，其中，在所述建立時(shí)段之后，所述第一反饋網(wǎng)絡(luò)電路、所述第二反饋網(wǎng)絡(luò)電路和所述第三反饋網(wǎng)絡(luò)電路響應(yīng)于對(duì)應(yīng)的反饋信號(hào)來(lái)對(duì)所述第一輸出電壓、所述第二輸出電壓和所述第三輸出電壓中的對(duì)應(yīng)輸出電壓順序地進(jìn)行放電。

7.根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)器件，還包括：

放電電路，被配置為響應(yīng)于所述對(duì)應(yīng)的反饋信號(hào)來(lái)對(duì)所述第一輸出電壓、所述第二輸出電壓和所述第三輸出電壓之一進(jìn)行放電。

8.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第一反饋網(wǎng)絡(luò)電路包括：

第一晶體管，連接在輸出所述輸入電壓的電壓端子和輸出所述第一輸出電壓的第一輸出節(jié)點(diǎn)之間；

第一開(kāi)關(guān)，被配置為響應(yīng)于所述第一反饋信號(hào)來(lái)連接輸出所述運(yùn)算放大器的輸出電壓的第一節(jié)點(diǎn)和所述第一晶體管的柵極；

第二開(kāi)關(guān)，被配置為響應(yīng)于所述第一反饋信號(hào)的反相信號(hào)來(lái)連接所述第一晶體管的柵極和接地端子；

第三開(kāi)關(guān)，被配置為響應(yīng)于所述第一反饋信號(hào)來(lái)連接第二節(jié)點(diǎn)和所述反饋節(jié)點(diǎn)；

第四開(kāi)關(guān)，被配置為響應(yīng)于所述第一反饋信號(hào)來(lái)連接第三節(jié)點(diǎn)和所述接地端子；

第一電阻器，連接在所述第一輸出節(jié)點(diǎn)和所述第二節(jié)點(diǎn)之間；以及

第二電阻器，連接在所述第二節(jié)點(diǎn)和所述第三節(jié)點(diǎn)之間。

9.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)器件，其中，所述第二反饋網(wǎng)絡(luò)電路包括：

第二晶體管，連接在輸出所述輸入電壓的電壓端子和輸出所述第二輸出電壓的第二輸出節(jié)點(diǎn)之間；

第五開(kāi)關(guān)，被配置為響應(yīng)于所述第二反饋信號(hào)來(lái)連接輸出所述運(yùn)算放大器的輸出電壓的第一節(jié)點(diǎn)和所述第二晶體管的柵極；

第六開(kāi)關(guān)，被配置為響應(yīng)于所述第二反饋信號(hào)的反相信號(hào)來(lái)連接所述第二晶體管的柵極和接地端子；

第七開(kāi)關(guān)，被配置為響應(yīng)于所述第二反饋信號(hào)來(lái)連接第四節(jié)點(diǎn)和所述反饋節(jié)點(diǎn)；

第八開(kāi)關(guān)，被配置為響應(yīng)于所述第二反饋信號(hào)來(lái)連接第五節(jié)點(diǎn)和所述接地端子；

第三電阻器，連接在所述第二輸出節(jié)點(diǎn)和所述第四節(jié)點(diǎn)之間；以及

第四電阻器，連接在所述第四節(jié)點(diǎn)和所述第五節(jié)點(diǎn)之間。