[發明專利]一種數據轉換系統

在審

• 申請號: 202211242360.3
• 申請日: 2022-10-11
• 公開（公告）號: CN115587059A
• 公開（公告）日: 2023-01-10
• 發明（設計）人: 孫后所;郭小清;馬小明;俞叢晴;聶波
• 申請（專利權）人: 基合半導體（寧波）有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/42
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

本申請實施例涉及通信技術領域，公開了一種數據轉換系統。數據轉換系統包括：集成于主芯片內的第一轉換單元和集成于從芯片內的第二轉換單元；第一轉換單元用于對經由主芯片內的AHB總線接收的信息進行解析，獲取讀寫控制信息和數據信息并將其打包編碼成串行數據，根據主芯片經第一時鐘引腳和第一選擇引腳發送的主時鐘信號和選擇信號，將串行數據經第一傳輸引腳發送至選擇信號指示的從芯片；第二轉換單元用于根據經第二時鐘引腳接收的主時鐘信號，經第二傳輸引腳接收串行數據，將串行數據轉換為并行數據，并對并行數據進行拆包，恢復出讀寫控制信息和數據信息，將數據信息經從芯片內的AHB總線寫入到從芯片中讀寫控制信息指示的存儲位置。

技術領域

本申請實施例涉及通信技術領域，特別涉及一種數據轉換系統。

背景技術

芯片上系統(SoC)設計將計算機或其他電子裝置或系統的多個組件集成到集成電路芯片上。典型的SoC包含一個或一個以上的微控制器、存儲器、外圍設備、接口、時許源、電壓調節器和功率管理電路以及外部接口。

目前外部設備對SOC內部總線的訪問，主要是CPU控制串行接口通過中斷或查詢的方式接收或發送數據，在此過程中CPU根據相關通信協議對數據進行協議解析和數據搬遷，如此無論是獲取每幀數據還是幀內數據，中斷、查詢、解析、數據搬遷等等一系列步驟都導致CPU讀寫數據效率低、軟件開銷大。此外，當數據傳輸速率較高時，CPU的軟件開銷會進一步增大，而CPU本身還有其他事務和中斷需要處理，因此無法立即接收或發送數據，這導致通信間隙大、實時性差。

發明內容

本申請實施例的目的在于提供一種數據轉換系統，通過第一轉換單元和第二轉換單元對數據進行串并轉換和并串轉換，最少占用芯片的3個引腳就可實現大批量數據的讀寫需求，降低了軟件開銷，提高了數據交換效率。

為解決上述技術問題，本申請的實施例提供了一種數據轉換系統，包括：集成于主芯片內的第一轉換單元和集成于從芯片內的第二轉換單元；所述主芯片包括第一時鐘引腳、第一傳輸引腳和與從芯片數量對應的至少一個第一選擇引腳；所述從芯片包括第二時鐘引腳、第二傳輸引腳和第二選擇引腳；所述第一轉換單元，用于對經由主芯片內的AHB總線接收的信息進行解析，獲取讀寫控制信息和數據信息，將所述讀寫控制信息和數據信息打包編碼成串行數據，并根據經所述第一時鐘引腳和所述第一選擇引腳發送的主時鐘信號和選擇信號，將所述串行數據經所述第一傳輸引腳發送至所述選擇信號指示的從芯片；所述第二轉換單元，用于根據經所述第二時鐘引腳接收的所述主時鐘信號，經所述第二傳輸引腳接收所述串行數據，將所述串行數據轉換為并行數據，并對所述并行數據進行拆包，恢復出讀寫控制信息和數據信息，將所述數據信息經從芯片內的AHB總線寫入到從芯片中所述讀寫控制信息指示的存儲位置。

本申請實施例還提供了一種數據轉換系統，包括：集成于主芯片內的第一轉換單元和集成于從芯片內的第二轉換單元；所述主芯片包括第一時鐘引腳、第一傳輸引腳和與從芯片數量對應的至少一個第一選擇引腳；所述從芯片包括第二時鐘引腳、第二傳輸引腳和第二選擇引腳；所述第一轉換單元，用于對經由主芯片內的AHB總線接收的信息進行解析，獲取讀寫控制信息，將所述讀寫控制信息打包編碼成串行數據，并根據所述主芯片經所述第一時鐘引腳和所述第一選擇引腳發送的主時鐘信號和選擇信號，將所述串行數據經所述第一傳輸引腳發送至所述選擇信號指示的從芯片；所述第二轉換單元，用于根據經所述第二傳輸引腳接收的讀寫控制信息，通過從芯片內的AHB總線讀取所述讀寫控制信息指示的數據信息，并將所述數據信息打包編碼成串行數據，根據經所述第二時鐘引腳發送的從時鐘信號，將所述串行數據經所述第二傳輸引腳發送至所述主芯片。