[發明專利]指令預測處理器電路壓力的設計方法、系統、設備及終端

在審

• 申請號: 202211232144.0
• 申請日: 2022-10-08
• 公開（公告）號: CN115658143A
• 公開（公告）日: 2023-01-31
• 發明（設計）人: 黃樂天;梁一凡;劉豐瑞
• 申請（專利權）人: 電子科技大學長三角研究院（湖州）
• 主分類號: G06F9/30
• 分類號: G06F9/30
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 唐莉梅

1.一種指令預測處理器電路壓力的設計方法，其特征在于，通過旁路指令緩存的輸出，得到指令機器碼，輸入到FIFO模塊中，之后將通過復制處理器中的指令譯碼電路，將FIFO中的指令機器碼送入復制電路；經過復制電路譯碼后，通過計數器測量譯碼后的信號，得到運算電路的SP值，確定指令對運算電路的SP影響。

2.如權利要求1所述的指令預測處理器電路壓力的設計方法，其特征在于，所述指令預測處理器電路壓力的設計方法包括以下步驟：

步驟一，利用FIFO模塊暫存指令緩存中的指令機器碼；

步驟二，利用譯碼電路模塊將指令的機器碼譯碼輸入給運算電路工作負載；

步驟三，利用SP計算電路將譯碼后的工作負載轉換為具體的SP值。

3.如權利要求1所述的指令預測處理器電路壓力的設計方法，其特征在于，所述指令預測處理器電路壓力的設計方法還包括：

指令預測SP模塊得到的指令是從CPU的指令緩存中旁路出來，得到的機器碼送入FIFO中暫存，復制電路模塊需要與CPU的存儲電路連接，得到存儲模塊中存儲的數據值；計算SP模塊進行定時刷新，獲得實時的SP值；獲得SP積分值時，則從正負計數器上分別旁路信號，將得到的1和0的總周期數存儲后再輸入到除法器中計算SP的積分值。

4.一種應用如權利要求1～3任意一項所述的指令預測處理器電路壓力的設計方法的指令預測處理器電路壓力的設計系統，其特征在于，所述指令預測處理器電路壓力的設計系統包括：FIFO模塊、譯碼電路模塊和SP計算模塊；

其中，所述FIFO模塊的輸入端由CPU的指令緩存部分送入，輸出端送入復制電路中，用于負責暫存指令緩存中的指令機器碼；

所述譯碼電路模塊為處理器中的指令譯碼電路的復制電路，用于將指令的機器碼譯碼為輸入給運算電路的工作負載；

所述SP計算模塊，用于將譯碼后的工作負載轉換為具體的SP值。

5.如權利要求4所述的指令預測處理器電路壓力的設計系統，其特征在于，所述FIFO模塊用于解決跨時鐘域的數據傳輸問題；CPU中的時鐘頻率和指令預測SP模塊的時鐘頻率不相同，需異步FIFO進行處理；指令譯碼器為CPU的譯碼階段電路的復制電路，根據CPU架構不同，復制電路架構不同。

6.如權利要求4所述的指令預測處理器電路壓力的設計系統，其特征在于，所述譯碼電路模塊包括指令解碼部分、寄存器組部分和發射部分；三部分完全為被提取CPU的復制結構，用于解碼提取出的指令機器碼；

所述指令包括算數指令、訪存指令和分支指令，所述算數指令包括ADD和SUB，所述訪存指令包括STR和LDR，所述分支指令包括BLT和BGT；

所述指令解碼部分用于分辨指令的類型，并對不同類型的指令進行不同處理；當指令為算數指令時，分辨算數指令為何種算數運算，當指令是分支指令時，判別分支指令的條件；當指令是訪存指令時，分辨出是load指令還是store指令；利用所述指令解碼部分，分開指令中的源操作數和目的操作數以及指令中是否存在立即數；對于寄存器組部分，與原CPU相同的寄存器組，復制CPU中寄存器組的存儲狀態；所述發射部分是CPU執行指令前的最后步驟，發射過程就是將發射隊列中的指令送入給下一階段的過程。

7.如權利要求4所述的指令預測處理器電路壓力的設計系統，其特征在于，所述SP計算模塊基于計算器，由正計數器、負計數器和除法器三部分構成；其中，所述正計數器和負計數器分別用于計算1和0的周期數，所述除法器用于將正計數器和負計數器的計算結果相除得到最后的SP值并輸出。

8.一種計算機設備，其特征在于，所述計算機設備包括存儲器和處理器，所述存儲器存儲有計算機程序，所述計算機程序被所述處理器執行時，使得所述處理器執行如權利要求1～3任意一項所述的指令預測處理器電路壓力的設計方法的步驟。