[發明專利]一種多源異構數據的異常辨識和特征篩選方法

在審

• 申請號: 202211221775.2
• 申請日: 2022-10-08
• 公開（公告）號: CN116245061A
• 公開（公告）日: 2023-06-09
• 發明（設計）人: 曾衍瀚;林培東;李成霖;俞曉飛
• 申請（專利權）人: 廣州大學
• 主分類號: G06F30/337
• 分類號: G06F30/337;G06F30/3308;G06N3/04;G06F111/04
• 代理公司: 北京高航知識產權代理有限公司 11530
• 代理人: 覃釗雄

本發明涉及模擬電路設計技術領域，且公開了一種多源異構數據的異常辨識和特征篩選方法，在模擬電路下進行自定義多參數多約束的電路拓撲生成及優化，在多約束自定義電路環境，將模擬集成電路網表作為圖論輸入。該多源異構數據的異常辨識和特征篩選方法，通過多約束自定義電路，將初定電路結構作為圖論輸入，再利用最大似然對模擬集成電路的尺寸進行預測，仿真網表作為圖論更新；通過比較，不斷更新尺寸，最終從待變化結構到具體結構，實現電路結構的自動生成；通過狀態觀察，利用圖神經網絡模型實現電路拓撲優化，最終輸出可行性強的電路拓撲結構，使其生成的電路性能參數可以達到甚至優于人工設計水平的模擬集成電路。

技術領域

本發明涉及模擬電路設計技術領域，具體為一種多源異構數據的異常辨識和特征篩選方法。

背景技術

模擬集成電路在電路系統中起著不可或缺的作用，在電子市場絕大多數電子設備內部都要模擬電路的參與，設計模擬電路依然是一項需要大量耗費時間和精力的艱巨工作，但是市面上大部分的EDA軟件都不支持模擬電路的電路拓撲生成及優化，而且時間效率也較低。與數字集成電路(IC)設計相比，參數演化復雜的電壓參考等模擬集成電路設計，應同時考慮功耗、溫度系數(TC)、線路靈敏度(LS)等多種因素。因此，人工設計周期長、效率低，產生了自動電路設計的要求。與數字集成電路中成熟的電子設計自動化(EDA)技術不同，一些模擬集成電路中帶隙電壓參考、誤差放大器、傳統LDO等自動設計系統的設計報道較少。同時目前現有技術方案還存在以下問題：電路拓撲局限生成，電路拓撲優化效率低，人工干預較多，優化方法耗時等缺點。

發明內容

本發明的目的在于提供一種多源異構數據的異常辨識和特征篩選方法，以解決上述背景技術中提出的問題。

為實現上述目的，本發明提供如下技術方案：一種多源異構數據的異常辨識和特征篩選方法包括在模擬電路下進行自定義多參數多約束的電路拓撲生成及優化，在多約束自定義電路環境，將模擬集成電路網表作為圖論輸入，利用最大似然比較預測功能對模擬集成電路尺寸進行預測，利用圖神經網絡模型進行電路拓撲優化，針對含有MOS管的復雜設計優化，生成性能指標優于人工設計的電路結構，具體包括以下步驟：

1)首先進行多約束自定義，具體步驟如下：

a.輸入電路約束條件，電路作為圖論輸入，劃分為具體結構和待變化結構；

b.將兩大結構作為模擬集成電路自定義的系統環境；

c.根據初始系統環境，以生成全MOS電壓基準源電路為例，以多約束條件作為基礎，進行模擬集成電路尺寸比較；

d.對電路系統環境，增加約束條件，增加電路可行性，在推導輸出電壓時，利用V_DS≥4V_T條件來進行簡化，常溫下V_T為26mV，則MOS管的V_DS需大于104mV，而V_ref＝V_DS6+V_DS7，即V_ref的最小電壓應該是有一個限定值。

2)采用最大似然法實現模擬集成電路尺寸預測，具體步驟如下：

a.將MOS管狀態作為觀測數據，隨機采樣生成MOS管數據結構；

b.對具體的MOS管數據結構進行觀測預測，進行優勢對比，先從待變化結構開始采樣觀察；

c.通過優勢對比，把優勢的MOS管數據保留下來，以此作為子輩結構，保留個體，在子輩數據基礎上，進行數據擴充，實現對待進化結構的自動生成；

d.從待進化結構到具體結構，實現對結構的擴充生成，對模擬集成電路尺寸預測后，實現整個電路的自動生成。

3)在模擬集成電路自動設計中，網表相當于一個圖，為更好地與模擬集成電路進行智能學習交互，采用圖神經網絡進行電路拓撲的優化，具體步驟如下：