[發明專利]仿真方法及電子設備

在審

• 申請號: 202211208442.6
• 申請日: 2022-09-30
• 公開（公告）號: CN115587553A
• 公開（公告）日: 2023-01-10
• 發明（設計）人: 吳增泉;陳悅
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G06F30/327
• 分類號: G06F30/327;G06F30/33
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 嚴羅一;臧建明

本公開提供一種仿真方法及電子設備，通過電路網表和激勵文件進行仿真，得到時鐘信號與數據信號的時間差值。由于電路網表僅包括芯片的時鐘信號接收電路的網表和數據信號接收電路的網表，因此電路網表的結構較為簡單，通過電路網表和激勵文件進行仿真時，得到芯片的時鐘信號和數據信號的時間差值的速度更快、所需時間更少，極大地提高了仿真效率。

技術領域

本公開涉及半導體技術領域，尤其涉及一種仿真方法及電子設備。

背景技術

低功耗雙倍數據速率內存(Low Power Double Data Rate，簡稱：LPDDR)是一種半導體器件的通信標準。在采用LPDDR4、LPDDR5等標準的半導體器件中，半導體器件可以接收時鐘信號和數據信號，并根據時鐘信號對數據信號進行采樣。當半導體器件設計完成后，可以通過仿真的方式，確定半導體器件實際接收到的時鐘信號與數據信號的時間差值。使半導體器件能夠在消除這個時間差值后，更加準確地根據時鐘信號對數據信號進行采樣。

但是，在現有技術中，確定半導體器件的時鐘信號與數據信號的時間差值的仿真時間較長。因此，如何減少確定半導體器件的時鐘信號與數據信號的時間差值的仿真時間，是本領域需要解決的技術問題。

發明內容

本公開提供一種仿真方法及電子設備，基于現有技術中確定芯片的時鐘信號與數據信號的時間差值所需要的仿真時間較長的技術問題，本公開通過包括時鐘信號接收電路的網表和數據信號接收電路的網表的電路網表和激勵文件進行仿真，以減少仿真時鐘信號與數據信號的時間差值所需要的仿真時間。

本公開第一方面提供一種仿真方法，包括：獲取電路網表，所述電路網表包括時鐘信號接收電路的網表和數據信號接收電路的網表，所述時鐘信號接收電路用于接收時鐘信號，所述數據信號接收電路用于接收數據信號；生成激勵文件，所述激勵文件包括時鐘信息和數據信息；基于所述電路網表和所述激勵文件進行仿真，獲取所述時鐘信號與所述數據信號的時間差值。

在本公開第一方面一實施例中，所述時鐘信號接收電路的網表的數量和所述數據信號接收電路的網表的數量為1個。

在本公開第一方面一實施例中，所述數據信息包括第一數據信號和所述第一數據信號的傳輸速率。

在本公開第一方面一實施例中，第一數據信號的傳輸速率為6.4Gbit/s。

在本公開第一方面一實施例中，所述時鐘信息包括所述時鐘信號每次移位的時間和所述時鐘信號移位的最大時間范圍。

在本公開第一方面一實施例中，所述時鐘信號每次移位的時間為0.01ns。

在本公開第一方面一實施例中，所述時鐘信號移位的最大時間范圍為-1.5T-1T，其中T為所述時鐘信號的周期。

在本公開第一方面一實施例中，所述基于所述電路網表和所述激勵文件進行仿真，獲取所述時鐘信號與所述數據信號的時間差值，還包括：基于所述電路網表和所述激勵文件進行仿真，獲取所述電路網表仿真得到的第二數據信號；比較所述第二數據信號和所述第一數據信號；確定所述第一數據信號和所述第二數據信號相同時所述時鐘信號的移位時間范圍；根據所述移位時間范圍確定所述時鐘信號與所述數據信號的時間差值。

在本公開第一方面一實施例中，所述時鐘信號與所述數據信號的時間差值為所述移位時間范圍的中間值。

本公開第二方面提供一種電子設備，包括：至少一個處理器和存儲器；所述存儲器存儲計算機執行指令；所述至少一個處理器執行所述存儲器存儲的計算機執行指令，使得所述至少一個處理器執行如本公開第一方面任一項所述的方法。