[發明專利]相控陣通道校正方法及陣列鎖相單元

在審

• 申請號: 202211180350.1
• 申請日: 2022-09-27
• 公開（公告）號: CN115603738A
• 公開（公告）日: 2023-01-13
• 發明（設計）人: 唐羽濃
• 申請（專利權）人: 中國電子科技集團公司第十研究所
• 主分類號: H03L7/085
• 分類號: H03L7/085;H03L7/093
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 孫元偉

1.一種相控陣通道校正方法，其特征在于，應用于陣列鎖相系統，所述陣列鎖相系統包括參考陣元、至少一個待補償陣元和至少一個陣列鎖相單元，所述陣列鎖相單元包括鑒相器、環路濾波器、相位生成器以及乘法器，所述鑒相器、所述環路濾波器、所述相位生成器以及所述乘法器首尾相連構成一個回路，所述陣列鎖相單元與所述待補償陣元一一對應，所述方法包括：

所述鑒相器接收所述參考陣元發送的參考信號和所述乘法器發送的第一補償信號，進行第一乘法處理得到鑒相信號，并發送至所述環路濾波器，所述第一補償信號為所述乘法器的初始信號；

所述環路濾波器對所述鑒相信號進行濾波得到濾波信號并發送至所述相位生成器；

所述相位生成器對所述濾波信號進行函數變換得到生成信號并發送至所述乘法器；

所述乘法器接收所述待補償陣元發送的待補償信號，并對所述生成信號和所述待補償信號進行第二乘法處理得到第二補償信號；

所述乘法器將所述第二補償信號發送至所述鑒相器，使得所述鑒相器對所述參考信號和所述第二補償信號進行所述第一乘法處理以構成一個鎖相循環，直至達到環路穩定條件時跳出所述鎖相循環，輸出校正信號。

2.如權利要求1所述的相控陣通道校正方法，其特征在于，所述陣列鎖相系統還包括加法器，所述方法包括：

所述加法器對每個所述乘法器輸出的所述校正信號進行求和，得到陣元校正信號。

3.如權利要求1所述的相控陣通道校正方法，其特征在于，所述鑒相器包括復數乘法器和實數乘法器，所述鑒相器接收所述參考陣元發送的參考信號和所述乘法器發送的第一補償信號，進行第一乘法處理得到鑒相信號，并發送至所述環路濾波器的步驟，包括：

所述復數乘法器對所述參考信號和所述第一補償信號進行復數乘法運算，得到復數信號并發送至所述實數乘法器；

所述實數乘法器對所述復數信號進行實數乘法運算得到鑒相信號，并發送至所述環路濾波器。

4.如權利要求1所述的相控陣通道校正方法，其特征在于，所述相位生成器包括累加器和函數處理器，所述相位生成器對所述濾波信號進行函數變換得到生成信號并發送至所述乘法器的步驟包括：

所述累加器對所述濾波信號進行累加得到累加信號并發送至所述函數處理器；

所述函數處理器對所述累加信號進行函數變換得到所述生成信號發送至所述乘法器。

5.如權利要求4所述的相控陣通道校正方法，其特征在于，所述參考陣元和所述待補償陣元之間存在相位差，所述環路穩定條件為所述累加信號與相位差估計值保持一致，所述相位差估計值是由所述相位差得到。

6.一種陣列鎖相單元，其特征在于，所述陣列鎖相單元包括鑒相器、環路濾波器、相位生成器以及乘法器，所述鑒相器、所述環路濾波器、所述相位生成器以及所述乘法器首尾相連構成一個回路，所述陣列鎖相單元與所述待補償陣元一一對應，所述單元包括：

所述鑒相器，用于接收所述參考陣元發送的參考信號和所述乘法器發送的第一補償信號，進行第一乘法處理得到鑒相信號，并發送至所述環路濾波器，所述第一補償信號為所述乘法器的初始信號；

所述環路濾波器，用于對所述鑒相信號進行濾波得到濾波信號并發送至所述相位生成器；

所述相位生成器，用于對所述濾波信號進行函數變換得到生成信號并發送至所述乘法器；

所述乘法器，用于接收所述待補償陣元發送的待補償信號，并對所述生成信號和所述待補償信號進行第二乘法處理得到第二補償信號。

所述乘法器，還用于將所述第二補償信號發送至所述鑒相器，使得所述鑒相器對所述參考信號和所述第二補償信號進行所述第一乘法處理以構成一個鎖相循環，直至達到環路穩定條件時跳出所述鎖相循環，輸出校正信號。

7.一種計算機設備，其特征在于，所述計算機設備包括處理器和存儲器，所述存儲器中存儲有計算機程序，所述計算機程序由所述處理器加載并執行以實現如權利要求1-5任一項所述的相控陣通道校正方法。

8.一種計算機可讀存儲介質，其特征在于，所述存儲介質中存儲有計算機程序，所述計算機程序由處理器加載并執行以實現如權利要求1-5任一項所述的相控陣通道校正方法。