[發(fā)明專利]存儲芯片、控制方法及電子設備

在審

• 申請?zhí)枺?/td>: 202211153916.1
• 申請日: 2022-09-21
• 公開（公告）號: CN115657937A
• 公開（公告）日: 2023-01-31
• 發(fā)明（設計）人: 張彪
• 申請（專利權）人: 維沃移動通信有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F3/14
• 代理公司: 北京銀龍知識產(chǎn)權代理有限公司 11243
• 代理人: 歐文芳

本申請公開了一種存儲芯片、控制方法及電子設備，屬于芯片技術領域。該存儲芯片包括：第一切換模塊、第二切換模塊以及連接于第一切換模塊與第二切換模塊之間的存儲模塊；第一切換模塊分別與系統(tǒng)級芯片以及獨顯芯片連接，第二切換模塊分別與系統(tǒng)級芯片以及獨顯芯片連接；其中，在第一切換模塊處于第一狀態(tài)，且第二切換模塊處于第二狀態(tài)的情況下，存儲芯片用于存儲系統(tǒng)級芯片的數(shù)據(jù)信息；在第一切換模塊處于第三狀態(tài)，且第二切換模塊處于第四狀態(tài)的情況下，存儲芯片用于存儲獨顯芯片的數(shù)據(jù)信息。

技術領域

本申請屬于芯片技術領域，具體涉及一種存儲芯片、控制方法及電子設備。

背景技術

由于獨顯芯片功能越來越豐富，并加入越來越多的AI(ArtificialIntelligence，人工智能)算法，對數(shù)據(jù)吞吐速率和緩存容量要求變高，需要內(nèi)部集成大容量緩存單元，其中，雙倍速率同步動態(tài)隨機存儲器(Double Data Rate SynchronousDynamic Random Access Memory，DDR)是比較合適的選擇。

相關技術中，系統(tǒng)DDR內(nèi)存通常比較大，供系統(tǒng)級芯片(System on Chip，SoC)使用，獨顯芯片中通過內(nèi)置DDR供獨顯芯片使用，內(nèi)置DDR的內(nèi)存一般在2Gb左右。

發(fā)明內(nèi)容

本申請實施例的目的是提供一種存儲芯片、控制方法及電子設備，能夠提高存儲芯片的利用率。

第一方面，本申請實施例提供了一種存儲芯片，包括第一切換模塊、第二切換模塊以及連接于所述第一切換模塊與所述第二切換模塊之間的存儲模塊；

所述第一切換模塊分別與系統(tǒng)級芯片以及獨顯芯片連接，所述第二切換模塊分別與所述系統(tǒng)級芯片以及所述獨顯芯片連接；

其中，在所述第一切換模塊處于第一狀態(tài)，且所述第二切換模塊處于第二狀態(tài)的情況下，所述存儲芯片用于存儲所述系統(tǒng)級芯片的數(shù)據(jù)信息；在所述第一切換模塊處于第三狀態(tài)，且所述第二切換模塊處于第四狀態(tài)的情況下，所述存儲芯片用于存儲所述獨顯芯片的數(shù)據(jù)信息。

第二方面，本申請實施例提供了一種芯片系統(tǒng)，包括系統(tǒng)級芯片、獨顯芯片以及如第一方面所述的存儲芯片，所述系統(tǒng)級芯片與所述獨顯芯片連接。

第三方面，本申請實施例提供了一種控制方法，所述方法用于如第二方面所述芯片系統(tǒng)，所述方法包括：

在所述系統(tǒng)級芯片啟動的情況下，向所述第一切換模塊以及所述第二切換模塊發(fā)送第一電平的模式切換信號，以控制所述第一切換模塊進入第一狀態(tài)以及所述第二切換模塊進入第二狀態(tài)，使所述存儲芯片存儲所述系統(tǒng)級芯片的數(shù)據(jù)信息；

所述系統(tǒng)級芯片在接收到所述獨顯芯片發(fā)送的第一通知信息或在所述獨顯芯片處于預設場景的情況下，向所述第一切換模塊以及所述第二切換模塊發(fā)送第二電平的模式切換信號，以控制所述第一切換模塊切換為第三狀態(tài)以及所述第二切換模塊切換為第四狀態(tài)，使所述存儲芯片存儲所述獨顯芯片的數(shù)據(jù)信息。

第四方面，本申請實施例提供了一種電子設備，包括如第一方面所述的存儲芯片。

第五方面，本申請實施例提供了一種電子設備，包括如第二方面所述的芯片系統(tǒng)。

第六方面，本申請實施例提供了一種電子設備，該電子設備包括處理器和存儲器，所述存儲器存儲可在所述處理器上運行的程序或指令，所述程序或指令被所述處理器執(zhí)行時實現(xiàn)如第三方面所述的方法的步驟。

第七方面，本申請實施例提供了一種可讀存儲介質(zhì)，所述可讀存儲介質(zhì)上存儲程序或指令，所述程序或指令被處理器執(zhí)行時實現(xiàn)如第三方面所述的方法的步驟。

第八方面，本申請實施例提供一種計算機程序產(chǎn)品，該程序產(chǎn)品被存儲在存儲介質(zhì)中，該程序產(chǎn)品被至少一個處理器執(zhí)行以實現(xiàn)如第三方面所述的方法的步驟。