[發明專利]存儲設備以及用于校準該設備和制造該設備的方法

在審

• 申請號: 202211128836.0
• 申請日: 2022-09-16
• 公開（公告）號: CN116092540A
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 金周煥;樸俊容;卞辰瑫;申光燮;申殷昔;趙泫潤;崔榮暾;崔楨煥
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 孫尚白;倪斌

一種方法包括：使用初始上拉代碼和初始下拉代碼測量第一上拉電路、第二上拉電路、第三上拉電路、第一下拉電路、第二下拉電路和第三下拉電路的線性度，第一上拉電路、第二上拉電路和第三上拉電路中的每一個上拉電路具有基于相應的上拉代碼而確定的相應的電阻值，并且第一下拉電路、第二下拉電路和第三下拉電路中的每一個下拉電路具有基于相應的下拉代碼而確定的相應的電阻值，以及基于測量結果確定校準設置指示器，該校準設置指示器指示包括第一上拉電路、第二上拉電路、第三上拉電路、第一下拉電路、第二下拉電路和第三下拉電路在內的發送驅動器的校準方法。

相關申請的相交引用

本申請要求于2021年11月5日在韓國知識產權局提交的韓國專利申請No.10-2021-0151198的優先權以及從該申請獲得的所有益處，其全部內容通過引用并入本文。

技術領域

本公開涉及一種存儲設備以及一種用于校準該存儲設備和制造該存儲設備的方法。

背景技術

在脈沖幅度調制(PAM)-N(N為大于或等于3的自然數)的多電平信號系統中，發送驅動器的ZQ校準可以以共享上拉電路和下拉電路的代碼的方式執行。溫度計型發送驅動器針對每個電平而設置驅動器輸出電阻器代碼。

發明內容

實施例的各方面提供了一種用于校準能夠以更高速度執行ZQ校準同時確保線性度(linearity)的存儲設備的方法。

實施例的各方面還提供了一種用于制造能夠以更高速度執行ZQ校準同時確保線性度的存儲設備的方法。

實施例的各方面還提供了一種能夠以更高速度執行ZQ校準同時確保線性度的存儲設備。

根據實施例的一些方面，提供了一種用于校準存儲設備的方法，包括：使用初始上拉代碼和初始下拉代碼測量第一上拉電路、第二上拉電路、第三上拉電路、第一下拉電路、第二下拉電路和第三下拉電路的線性度以獲得測量結果，第一上拉電路、第二上拉電路和第三上拉電路中的每一個上拉電路具有基于相應的上拉代碼而確定的相應的電阻值，并且第一下拉電路、第二下拉電路和第三下拉電路中的每一個下拉電路具有基于相應的下拉代碼而確定的相應的電阻值；以及基于測量結果確定校準設置指示器，該校準設置指示器指示包括第一上拉電路、第二上拉電路、第三上拉電路、第一下拉電路、第二下拉電路和第三下拉電路在內的發送驅動器的校準方法。

根據實施例的一些方面，提供了一種用于制造存儲設備的方法，包括：測量第一上拉電路、第二上拉電路、第三上拉電路、第一下拉電路、第二下拉電路和第三下拉電路的線性度以獲得測量結果，第一上拉電路、第二上拉電路和第三上拉電路中的每一個上拉電路具有基于相應的上拉代碼而確定的相應的電阻值，并且第一下拉電路、第二下拉電路和第三下拉電路中的每一個下拉電路具有基于相應的下拉代碼而確定的相應的電阻值；基于測量結果確定發送驅動器的校準方法，該發送驅動器包括第一上拉電路、第二上拉電路、第三上拉電路、第一下拉電路、第二下拉電路和第三下拉電路；基于校準方法確定第一上拉電路、第二上拉電路和第三上拉電路中的每一個上拉電路的相應的上拉代碼；以及基于校準方法確定第一下拉電路、第二下拉電路和第三下拉電路中的每一個下拉電路的相應的下拉代碼。

根據實施例的一些方面，提供了一種存儲設備，包括：發送驅動器，被配置為輸出多電平信號；以及存儲器，存儲校準設置指示器的值，其中，發送驅動器包括：第一上拉電路、第二上拉電路和第三上拉電路，第一上拉電路、第二上拉電路和第三上拉電路中的每一個上拉電路具有基于相應的上拉代碼而確定的相應的電阻值；以及第一下拉電路、第二下拉電路和第三下拉電路，第一下拉電路、第二下拉電路和第三下拉電路中的每一個下拉電路具有基于相應的下拉代碼而確定的相應的電阻值，其中，校準設置指示器指示設置相應的上拉代碼和相應的下拉代碼的方法。

然而，實施例的各方面不限于本文中所闡述的實施例。通過參考下面給出的本公開的詳細描述，本實施例的上述和其他方面對于本公開所屬領域的普通技術人員而言將變得更加清楚。

附圖說明